當(dāng)前位置: 首頁 > 工業(yè)控制產(chǎn)品 > 自動(dòng)化控制 > DCS系統(tǒng)
發(fā)布日期:2022-04-17 點(diǎn)擊率:10
1.1 白光CSP 的定義
LED白光CSP經(jīng)過業(yè)界幾年來的辛勤研發(fā)努力,逐漸從概念走向成熟產(chǎn)品。特別是基于倒裝芯片開發(fā)的CSP以其優(yōu)異的出光效率、良好的散熱結(jié)構(gòu)、精巧的外形尺寸等優(yōu)點(diǎn),已開始應(yīng)用于背光、閃光燈、商用照明等高端用途。
各廠家開發(fā)的CSP結(jié)構(gòu)各不相同,大致分以下幾類,見圖1。
圖1 LED CSP結(jié)構(gòu)示意圖
結(jié)構(gòu)A:熒光膠膜包覆倒裝LED芯片形成5面出光CSP結(jié)構(gòu)。
結(jié)構(gòu)B:由結(jié)構(gòu)A變化而來,用白色反光硅膠做垂直墻面,形成單面發(fā)光結(jié)構(gòu)。這個(gè)結(jié)構(gòu)也是目前CSP在閃光燈、背光等領(lǐng)域率先應(yīng)用的樣式。
結(jié)構(gòu)C:該結(jié)構(gòu)應(yīng)用無粘性的熒光膠片貼在具有白色反光杯的灌封LED封裝體上,也是一種單面出光結(jié)構(gòu)。與其類似結(jié)構(gòu)在正裝芯片的封裝上已很成熟。
結(jié)構(gòu)D:運(yùn)用噴涂熒光膠的方法在芯片上形成50-70微米的超薄熒光層,再用透明硅膠在反射杯內(nèi)灌封保護(hù)。
各結(jié)構(gòu)的核心特點(diǎn)是以封裝樹脂對倒裝芯片做厚度約50-150um的五面包覆、僅裸露電極一面,形成單面或五面出光的封裝結(jié)構(gòu)。
從封裝工藝角度看,CSP可通過噴涂、模壓、貼合已固化無粘性熒光膠片、貼合半固化熒光膠膜等方式制得,所以各大廠商對CSP的學(xué)術(shù)定義或商業(yè)命名各持自己的觀點(diǎn),例如WIPCO、PFOC、NCSP。
德高化成從自主開發(fā)的封裝材料以及封裝工藝角度,對五面出光的結(jié)構(gòu)A提出一己之見,命名為PFCC,即phosphor film coated chip ,意指通過熒光膠膜封裝倒裝芯片而制成的CSP。
1.2 白光PFCC型CSP的制程開發(fā)特征
PFCC采用德高化成開發(fā)的半固化預(yù)混熒光粉硅膠膜TAPIT、對陣列LED倒裝芯片真空熱壓合或輥壓貼合完成封裝,封裝硅膠高溫固化后通過機(jī)械切割方式得到獨(dú)立的CSP芯片。其封裝工藝示意圖如圖2所示。
圖2 五面出光PFCC制作工藝示意圖
結(jié)合上述各種CSP的封裝結(jié)構(gòu)及制作工藝,我們可以對比各類CSP的結(jié)構(gòu)和設(shè)計(jì)優(yōu)勢。
表1 CSP結(jié)構(gòu)與制做工藝的性能對比
1、PFCC 的封裝材料消耗優(yōu)勢
CSP可以大幅降低封裝成本的重要支撐來自更少的封裝材料消耗。采用PFCC制程,芯片封裝膠厚度可在70-150um范圍內(nèi)設(shè)計(jì),結(jié)合切割工藝的制程能力,芯片置晶時(shí)可按300-400um間距陣列。
以40×40mil芯片為例,按置晶間距400um組成約2050枚芯片的置晶區(qū)域(約合45mm×90mm置晶區(qū)域)、控制PACKAGE厚度約300um,則熒光膠膜(按30%重量比添加熒光粉)用量僅4g以內(nèi)。
噴涂或擠涂熒光膠液方法雖然材料單位成本不高,但雙組份硅膠與熒光粉混合后,操作時(shí)間難以控制、熒光粉沉降導(dǎo)致不良浪費(fèi)等因素使其整體成本有待綜合評估。
下一篇: PLC、DCS、FCS三大控
上一篇: 索爾維全系列Solef?PV