發布日期：2022-10-09 點擊率：142
微電子系統必須在接觸放電模式下維持 8kV 的 ESD 水平，才能達到系統級 ESD 標準（IEC 61000-4-2）中“4 級”的抗擾度要求。硅片中器件尺寸有限的片上 ESD 保護電路難以承受系統級 ESD 測試的過應力。因此，在微電子系統的印刷電路板 (PCB) 上添加了分立 TVS，以保護 CMOS IC 免受系統級 ESD 測試的過應力。此類 TVS 通常放置在 PCB 布局上 CMOS IC 的 I/O 端口附近，以及電源引腳附近。具有較低保持電壓的 TVS 可以承受更高的 ESD 規格，因為當 ESD 電流通過其放電時，其自身產生的熱量較低。因此，一些商用 TVS 產品設計為具有較低的保持電壓，以提供高 ESD 規格。但是，據報道，保持電壓低于電路工作電壓的片上 ESD 保護器件會遭受類似閂鎖的故障。在本文中，我們想研究保持電壓低于系統工作電壓的板載 TVS 是否確實對微電子系統造成了負面影響。
圖 1 顯示了被測設備 (EUT)，其中兩個 CMOS IC（IC-1 和 IC-2）由 PCB 上的一條信號跡線上的 TVS 保護。為了模擬微電子系統中的輸出端口，CMOS 反相器（IC-1）被用作傳輸端口來傳輸信號。另一個 CMOS 反相器 (IC-2) 是一個接收端口，用于模擬微電子系統中的輸入端口。IC-1的電源腳接3.3V的VDD1，IC-2的電源腳接3.3V的VDD2。施加到 IC-1 的輸入信號為邏輯“低”。因此，IC-2的輸入管腳接收到的信號為邏輯“高”，IC-2的輸出保持“低”狀態。為了在微電子系統的 PCB 上模擬 TVS 的 ESD 保護，一個 TVS 從信號走線（連接 IC-1 的輸出引腳和 IC-2 的輸入引腳）到地。所有這三個器件（IC-1、IC-2 和 TVS）都焊接到 PCB 上，形成用于系統級 ESD 測試的 EUT。系統級 ESD 測試期間 IC-1 和 IC-2 輸出引腳的瞬態電壓波形通過示波器的通道 1（CH-1）和通道 2（CH- 2)，如圖1所示。將測試三個具有不同保持電壓的商用 TVS。這三款TVS都宣稱可以作為3.3-VI/O口保護器使用。沒有 TVS 的 EUT 也將作為參考進行測試。通過對這些 EUT 進行系統級 ESD 測試，
圖 1 還顯示了采用 IEC 61000-4-2 標準規定的間接接觸放電測試模式的系統級 ESD 測試的測量設置。具有指定 ESD 電壓的系統級 ESD 槍快速掃描到水平耦合平面 (HCP)，ESD 能量將耦合到 EUT。IC-1和IC-2輸出引腳的瞬態電壓波形將通過示波器通道1（CH-1）和通道2（CH-2）的分離電壓探頭進行監測和記錄。
圖 1：IEC 61000-4-2 標準中規定的采用間接接觸放電測試模式的系統級 ESD 測試的被測設備 (EUT) 和測量設置。
A. TVS 的 DC IV 特性
通過曲線跟蹤儀（Tek370B）測量三個商用TVS的dc IV特性，結果如圖2所示。通過較低的觸發電壓，可以更早地觸發TVS以保護微電子系統中的CMOS IC當過應力電壓在它上面跳動時。三個 TVS 的保持電壓 (V Hold ) 和保持電流 (I Hold ) 總結在表 I 中。使用較低的保持電壓，耦合到 PCB 上的跡線的過應力電壓可以被 TVS 鉗制得更低。
圖 2：三個商用 TVS（TVS-1、TVS-2 和 TVS-3）在不同保持電壓下的測量直流 IV 特性。
這三個 TVS 的直流特性總結在表 I 中。TVS-1 和 TVS-2 的保持電壓分別為 0.8V 和 1.7V，小于 3.3V 的系統工作電壓。TVS-3的保持電壓為4.9V，高于系統工作電壓3.3V。下面將研究不同保持電壓的 TVS 保護的微電子系統的信號完整性。
表 1：TVS DC 特性總結
在系統級ESD測試下（如圖1所示），在+的系統級ESD測試期間，在具有TVS-1保護的IC-1輸出管腳和IC-2輸出管腳處測得的電壓波形1000V 熔斷如圖 3 所示。在 ESD 熔斷之前，IC-1 的輸出引腳和 IC-2 的輸出引腳的初始狀態保持在邏輯“高（3.3V）”和邏輯“低（0V）” )”，分別如圖 3 所示的 CH-1 和 CH-2 波形。在系統級 ESD 擊穿期間，從 ESD 槍注入的瞬態電壓將耦合到 PCB 上的跡線，作為在 CH-1 和 CH-2 電壓波形中觀察到的瞬態尖峰。在 +1000V 的 ESD 擊穿后，IC-1 輸出引腳的電壓下降到 0.8V，即使 IC-1 輸入引腳的輸入信號仍保持在邏輯低電平 (0V)。就在 ESD 擊穿引起的瞬態尖峰之后，CH-1 的電壓從 3.3V 下降到 0.8V。這個 0.8V 的鉗位電壓與表 I 中 TVS-1 的保持電壓完全相同。系統級 ESD 測試期間的瞬態尖峰可以觸發 TVS-1 進入其保持狀態，因此信號電壓電平在IC-1 的輸出引腳被鉗位到 0.8V。TVS-1 確實打開以鉗制瞬態尖峰，因此可以很好地保護 PCB 上的 IC 免受電氣過應力。但是，IC-1輸出引腳的信號電壓電平被TVS-1的較低保持電壓（0.8V）鎖定，進而導致IC-2輸出引腳的錯誤邏輯狀態變為邏輯高（3.3V） 。這種由 TVS-1 在系統級 ESD 測試后引起的錯誤邏輯狀態，即使硬件（CMOS IC）沒有被 ESD 應力損壞，也會對系統操作造成一些錯誤（軟錯誤）或故障。當 ESD 電壓更高時（在大多數系統級應用中通常為 8kV），這種信號完整性問題在受此 TVS-1 保護的微電子系統中會變得更加嚴重。
圖 3：IC-1（CH-1）輸出引腳和 IC-2（CH-2）輸出引腳測量的瞬態電壓波形，在系統級 ESD 測試期間具有TVS-1保護+1000V 電擊。
在-7000V zapping 的系統級ESD 測試中，IC-1 輸出管腳和IC-2 帶TVS-2 保護的輸出管腳測得的電壓波形如圖4 所示。在 -7000V 的 ESD 擊穿后，IC-1 輸出引腳的電壓電平下降并鉗位在 ~1.7V，接近 TVS-2 的保持電壓（如表 I 所示）。由于 CH-1 的 TVS-2 鉗位電壓電平，IC-2 (CH-2) 輸出引腳的電壓電平完全錯誤 (0.3 ~ 0.7V)。CH-2 的輸出邏輯狀態從邏輯“低”變為模棱兩可的狀態，在系統級 ESD 擊穿 -7000V 后，將導致系統運行嚴重故障。
圖 4：系統級 ESD 測試期間IC-1（CH-1）和 IC-2（CH-2）輸出引腳處測量的瞬態電壓波形，TVS-2保護-7000V 電擊。
在高達 ±30000V 的系統級 ESD 跳變期間，IC-1 的輸出引腳和具有 TVS-3 保護的 IC-2 的輸出引腳的測量電壓波形如圖 5 所示。 ESD 尖峰耦合到IC-1 的輸出引腳會在微電子系統中產生過沖電壓。雖然過沖電壓會在 TVS-3 上觸發，但在過應力電壓釋放到地后 TVS-3 會關閉。由于 TVS-3 的保持電壓大于系統工作電壓，在耦合的 ESD 能量釋放后，TVS-3 會自動關閉。在 IC-1 的輸出引腳保持正確的邏輯狀態 (3.3V) 的情況下，在高達 ±30000V 的系統級 ESD 跳變之后，CH-2 的輸出邏輯狀態也保持在正確的狀態 (0V) . 因此，TVS-3 可以為 PCB 提供高效的系統級 ESD 保護，
圖 5：IC-1（CH-1）輸出引腳和 IC-2（CH-2）輸出引腳上測得的瞬態電壓波形，在系統級 ESD 測試期間具有TVS-3保護±30000V 跳動。
受 TVS 保護的 PCB 在系統級 ESD 測試下的瞬態響應測量結果總結在表 II 中。沒有 TVS 保護的 EUT 可以通過高達 ±19000V 的系統級 ESD 測試。但是，具有 TVS-1 和 TVS-2 保護的 EUT 的通過 ESD 電壓降低到低于 7000V。由于 TVS-1 和 TVS-2 的保持電壓低于系統工作電壓，由于信號完整性問題，這兩個 TVS 保護的 EUT 不能滿足“4 級”的抗擾度要求。為了安全地保護微電子系統免受系統級 ESD 過應力的影響，以及在現場應用中保持信號完整性正確，TVS 的保持電壓應略高于微電子系統中信號的最大電壓電平。
表二：測量結果匯總
在系統級ESD測試下，詳細研究了由三種不同保持電壓的商用TVS保護的微電子系統的信號完整性。由于信號完整性問題，某些 TVS 可能會導致系統操作出現軟錯誤或故障。從本工作的實驗結果來看，通過選擇保持電壓大于系統工作電壓的TVS-3，受TVS-3保護的系統可以有效提高系統級ESD抗擾度高達±30000V。為了在微電子系統中保持信號完整性正確和良好，強烈推薦保持電壓大于系統工作電壓的 TVS。
下一篇： PLC、DCS、FCS三大控
上一篇： 光網絡技術有哪些分類
