發布日期：2022-04-28 點擊率：16
【導讀】高速和低速數據轉換器在現代寬帶移動無線電中發揮關鍵功能。本應用筆記概述了如何確定基帶采樣無線電架構中的高速數據轉換器性能要求。此外，在考慮高速模擬前端（AFE）解決方案時，還概述了系統分區策略和優點。
高速和低速數據轉換器在現代寬帶移動無線電中發揮關鍵功能。本應用筆記概述了如何確定基帶采樣無線電架構中的高速數據轉換器性能要求。此外，在考慮高速模擬前端（AFE）解決方案時，還概述了系統分區策略和優點。
簡介
多年來，無線通信已發生了巨大的發展。僅以空氣為媒介運行的產品和小工具的發明使世界進入了一個更快的時代。它不僅改變了交流的狀態，而且為交通，工業生產，商業以及最重要的是人們的日常生活中的新起點鋪平了道路。
移動寬帶無線通信系統采用幾種技術來提高頻譜效率。為了實現高數據速率，產生最佳的系統容量并確保可靠的服務質量（QoS），現代無線通信系統使用具有高階調制（16Q AM至64 QAM）的可變信道帶寬（BW = 1.25 MHz至20 MHz）碼分或正交頻分多址（CDMA，OFDMA）以及可擴展的智能天線技術（例如，多輸入多輸出或MIMO，空間分集）。
3GPP標準UMTS，TD-SCDMA和長期演進（LTE）以及其他諸如IEEE?802.16e，IEEE 802.11n和IEEE 802.11ac等標準都是使用這些技術的一些常見系統。例如，使用64 QAM調制，具有2048個子載波的正交頻分多路復用（OFDM），20 MHz信道帶寬和2×2 MIMO，4G LTE無線電可以以強大的性能實現大于100 Mbps的峰值數據速率建筑學。
帶有OFDM的高階調制，寬信道帶寬和MIMO架構共同要求從接收模數轉換器（Rx ADC）和發送數模轉換器（Tx DAC）獲得更高的性能。高速數據轉換器的要求包括更快的采樣率，更高的動態范圍，改善的光譜性能以及多個通道。此外，由于最終產品通信設備是移動的且由電池供電，因此數據轉換器必須具有低功耗和微型尺寸。在選擇正確的高速數據轉換器解決方案時，這些因素給設計帶來了迷宮。以下主題介紹了一種可幫助設計人員應對這些挑戰的方法。
無線電和數據轉換器功能
小型，低功耗和低成本是移動無線產品（如智能手機，數據卡，嵌入式無線電，公共安全無線電，戰術軍事無線電或移動衛星無線電）中的重要設計目標。因此，直接轉換零中頻（ZIF）架構是一種常見的無線電解決方案。與外差式無線電相比，ZIF架構消除了多個中頻成分，例如IF混頻器，VGA，LO合成器和鏡像抑制濾波器。這種消除降低了成本并減小了尺寸。此外，在具有可變信道帶寬的應用（例如LTE）中，ZIF架構可用于可編程基帶濾波。
典型的ZIF無線電基于高度集成的模擬前端芯片。
圖1說明了典型移動無線電應用中使用的ZIF陣容。ZIF無線電架構需要一個雙通道Rx ADC和一個雙通道Tx DAC用于同相和正交（I / Q）基帶信號采樣和構建。其他低速轉換器用于RF前端增益控制和輔助模擬信號測量，例如溫度和發射器RF功率。轉換器的數字總線與現場可編程門陣列（FPGA），數字信號處理器（DSP）或專用集成電路（ASIC）形式的數字基帶處理器接口。數字基帶處理器執行信號處理功能，例如通道編碼，調制映射和數字濾波。單模ZIF無線電可能需要多達八個數據轉換器通道。
輸入高速模擬前端（AFE）
如圖1所示，高速轉換器通道和無線電收發器之間的比率為4：1。對于每個添加的無線電收發器，數據轉換器的密度增加四倍。在4×4 MIMO設計中可以看到數據轉換器與無線電之間的戲劇性4：1關系，其中需要四個無線電收發器以及16個高速數據轉換器通道。這使得數據轉換器功能成為重要的領域，密集的模擬集成可以幫助縮小尺寸，降低成本和降低功耗，這對于移動無線電設計至關重要。
MAX19713高速AFE框圖。
可以將高速和低速數據轉換器組合到單個設備中，以滿足移動產品的尺寸，成本和功耗目標。高速AFE可以用作集成轉換器解決方案。MAX19713就是這樣一種AFE，如圖2所示。AFE集成了與無線電前端接口所需的所有數據轉換器。
高速AFE在多模式設計中具有應用。一個示例是一種雙模無線電，它支持具有基于Wi-Fi?或MIMO的設計的UMTS，例如LTE，WiMAX?和IEEE 802.11n / ac，它們需要多個無線電和多個轉換器通道。無線電數據轉換器和RF收發器之間的4：1關系使AFE成為基于FPGA和基于DSP的設計的有吸引力的解決方案。
由于獨立的DSP和FPGA通常是純數字設備，因此它們沒有集成混合信號數據轉換器功能。高速AFE可以滿足數據轉換器的要求，理想情況下可以在低功耗，占用空間小的情況下完成這項工作。AFE分區的另一個優點是可伸縮性。當給定的設計從1×1單輸入單輸出（SISO）擴展到2×2 MIMO或4×4 MIMO時，可以根據需要使用AFE。這減輕了數字基帶調制解調器的負擔，而不必集成多個AFE配置以支持不同的MIMO無線電方案。將轉換器移出數字基帶可以優化調制解調器的芯片尺寸，降低測試成本，并降低芯片成本。因此，獨立的AFE分區可提供設計靈活性和可伸縮性。然而，
Rx ADC：多少位？
可以使用圖3中的示例Rx ADC SNR預算分析來計算Rx ADC的動態性能要求。該分析確定了可靠的信號恢復所需的Rx ADC動態范圍。在基帶采樣應用中，重要的ADC參數是信噪比和失真（SINAD），它轉換為有效位數（ENOB）。
RX ADC SNR預算顯示了不同系統方面如何影響總動態范圍要求。
SINAD參數說明了奈奎斯特頻帶內的噪聲和失真，以及由于過采樣導致的過程增益。選擇射頻前端靈敏度，噪聲系數和濾波，以滿足所需SER的基帶解調信號處理要求。在不顯著降低SNR的情況下，量化ZIF接收器的模擬I / Q輸出信號是Rx ADC的主要工作。此外，Rx ADC不會引入會抑制可靠信號恢復的失真。
圖3中的分析使用具有OFDM，信道帶寬= 5MHz和1e-5 SER的64QAM調制，并考慮了ADC SNR下降，ADC增益/偏移誤差和RF前端自動增益控制（AGC）誤差。該分析適用于任何空中接口標準，包括LTE，高速分組接入（HSPA）和802.11a / b / g / n / ac。
Rx ADC SNR預算涉及幾個因素：
調制SNR：對于SER = 1e-5的64 QAM調制，數字解調器需要18 dB SNR。這是基于已知的符號錯誤概率理論（圖4）。
SNR裕度：由于ADC具有內部噪聲源，因此其表現不像理想的量化器。ADC固有地在輸入信號中增加了噪聲和失真。設計目標是選擇一個噪聲和失真度在可接受范圍內的ADC，以滿足數字解調器的SNR要求。通常，良好的品質因數是0.6 dB的衰減。這意味著ADC不會使輸入SNR的下降幅度超過0.6 dB。因此，ADC的SNR必須比輸入信號的SNR電平好8.86dB。換句話說，如果輸入信號具有18.6 dB的SNR，要實現18 dB的SNR，則ADC需要26.89 dB的SNR，以防止輸入信號降級超過0.6 dB。以下公式計算系統SNR：
系統SNR = -20log（10-SNRa / 10 + 10-SNRb / 10 +….10-SNRn / 10）1/2
PAPR：對于2n載波（子載波= 256、512、2048）OFDM信令，PAPR為8 dB至12 dB。這意味著ADC輸入必須回退12 dB，以防止在峰值期間削波。應當避免ADC削波，因為它會產生會降低SER性能的失真。
增益/失調誤差：ADC增益誤差的主要來源是內部基準電壓。內部基準電壓源可在整個溫度范圍內具有±5％的容差。失調是內部ADC放大器電壓失調的殘差。增益誤差和失調誤差是ADC誤差預算中的重要考慮因素，因為它們會減小可用的動態范圍。如果增益誤差和失調誤差分別為滿量程的10％，則各自會導致動態范圍降低1 dB。由于該錯誤，ADC必須后退1 dB，以防止輸入削波，而后退1 dB，以解決有限的動態范圍。使用內部ADC基準電壓源可節省成本和尺寸，并且消除了庫存中的額外組件。合理的成本大小折衷方案是使用帶有集成基準的高速AFE，并增加2 dB的動態范圍余量。
AGC錯誤：典型的ZIF接收器集成了AGC來設置基帶模擬I / Q輸出電壓信號電平。由于過程，溫度和電源電壓的變化，AGC電平可能會出現20％（±10％）的精度誤差。這在AGC中轉換為2 dB的誤差。為了在Rx ADC輸入端保持所需的SNR電平和PAPR補償，應在SNR預算分析中考慮AGC誤差。例如，如果實際AGC設置比預期設置低2 dB，則SNR將降低2 dB。
信道濾波器：在某些情況下，RF接收器無法充分過濾不良的相鄰信道干擾源。在這種情況下，Rx ADC必須具有足夠的動態范圍，以處理阻塞信號電平和所需信號，同時保持所需數字信號解調所需的SINAD。附加的動態范圍用于對不需要的干擾源進行數字濾波。或者，為了降低成本和裸片尺寸，可以降低基帶模擬濾波器的階數，并且可以數字方式進行其他濾波。在模擬和數字濾波器階數之間存在dB-dB的關系，因此必須通過將Rx ADC的動態范圍提高6 dB來將模擬濾波減少6 dB。在此示例中，假定了12 dB的阻塞衰減。
處理增益：假設Rx ADC是基帶模擬I / Q信號的2倍過采樣。由于基帶信號為BW = 2.5 MHz，FCLK = 10 MHz，因此產生的處理增益為3 dB。過程增益將SNR提高了3 dB，可以從所需的Rx ADC SNR中減去該增益。
Tx DAC：多少位？
可以使用圖5中的示例Tx DAC SNR預算分析來計算Tx DAC的動態性能要求。該分析基于ZIF發送器陣容的誤差矢量幅度（EVM）規范。EVM是許多空中接口標準（3G，4G和802.11）中使用的調制質量指標，并定義為RMS星座圖誤差幅度與峰值星座圖符號幅度之比。
Tx DAC SNR預算包括許多因素，這些因素會影響整個動態范圍。使用這種方法，設計人員可以確定所需的TX DAC ENOB。
圖5中的性能預算分析使用具有OFDMA的16QAM調制，1e-6 SER，信道帶寬= 8.75 MHz以及Tx DAC降級，DAC增益/失調誤差和PAPR的余量。該分析以WiBro?空中接口標準為例，但適用于任何無線寬帶標準。
Tx DAC SNR預算涉及多個因素：
調制EVM：使用MAX2837 RF收發器的給定空中接口參考設計，例如WiBro，可為16QAM提供3.5％的發送EVM，并提供POUT = 23的3/4前向糾錯（3 / 4-FEC）編碼信號dBm的EVM規范以天線為參考，并且包括RF調制器和功率放大器（PA）損傷。3.5％的EVM性能可轉換為-29.1 dB的SNR。
SNR裕度：假設Tx DAC不能將系統SNR降低超過0.6 dB，這意味著Tx EVM降低了0.25％。總體而言，包括Tx DAC貢獻在內的Tx EVM必須為3.75％（3.5％+ 0.25％）或28.5 dB SNR。基于16QAM調制，調制器和PA產生29.1dB SNR。因此，Tx DAC必須具有更好的SNR（8.86 dB）才能產生0.6dB的衰減。Tx DAC需要37.96 dB的SNR（29.1 dB + 8.86 dB）。
PAPR：對于2n載波（子載波= 256、512、2048）OFDMA信令，PAPR為8dB至12dB。這意味著必須將Tx DAC輸出調低-12 dB，以防止在峰值期間出現削波。DAC削波產生信號失真，導致雜散發射，從而降低SER性能。
增益/失調誤差：DAC增益誤差的主要來源是內部基準電壓。內部基準電壓源可在整個溫度范圍內具有±5％的容差。失調是內部DAC放大器電壓失調的殘差。增益誤差和失調誤差是DAC誤差預算中的重要考慮因素，因為它們會減小可用的動態范圍。如果增益誤差和失調誤差均為滿量程的10％，則每個誤差都會使動態范圍降低1 dB。由于該錯誤，DAC必須回退1 dB以防止輸出削波，而必須回退1 dB以解決有限的動態范圍。
Sin（x）/ x校正：在fC / fOUT = 4時，sin（x）/ x頻率響應會在fOUT = FCLK / 4時導致-0.91 dB衰減。在數字基帶中實現的有限脈沖響應（FIR）濾波器可以對此進行校正。或者，如果該滾降是可接受的，則可以將+0.91 dB的余量添加到SNR預算中，這在fOUT = FCLK / 4時說明了-0.91 dB的SNR下降。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請電話或者郵箱editor@52solution.com聯系小編進行侵刪。
推薦閱讀：
Silicon Labs CTO：Matter標準將加速推進智能家居和物聯網應用
Digi-Key 宣布與 SPARK Microsystems 達成全球分銷協議
下一篇： PLC、DCS、FCS三大控
上一篇： 汽車電子中的電磁干擾
