美女网站一区二区_在线观看日韩毛片_成人在线视频首页_欧美精品一区二区三区久久久_国产精品亚洲一区二区三区在线_日本免费新一区视频_日本美女一区二区三区_精品亚洲成a人_久久不见久久见免费视频1_91首页免费视频_欧美一区二区在线看_91精品91久久久中77777_天堂蜜桃一区二区三区_av在线一区二区_欧美不卡一区二区_欧美影视一区二区三区

CPLD和FPGA兩者的結構不同，編程工藝也不相同，因而決定了它們應用范圍的差別，本節主要學習在使用時如何對這兩種器件進行選擇。
在使用可編程邏輯器件時，可以從以下幾個方面進行選擇。
        1. 邏輯單元結構
        CPLD中的邏輯單元采用PAL結構，由于這樣的單元功能強大，一般的邏輯在單元內均可實現，故互連關系簡單，一般通過集總總線即可實現，適合于實現高級的有限狀態機，如控制器等，這種系統邏輯復雜，輸入變量多，但對觸發器的需求量相對較少。
        FPGA邏輯單元采用查找表結構，每單元只有一個或兩個觸發器。這樣的工藝結構占用芯片面積小、速度高，每塊芯片上能集成的單元數多，但邏輯單元的功能較弱，小單元的FPGA較適合數據型系統，這種系統所需的觸發器數多，但邏輯相對簡單。
        2. 內部互連資源與連線結構
        FPGA的分段式連線結構提供了很好的互連靈活性和很高的布線成功率，一對單元之間的互連路徑可以有多種，它的信號傳輸延遲時間不能確定。
        CPLD的連續式互連結構是利用具有同樣長度的一些金屬線實現功能單元之間的互連，即用的是集總總線，所以其總線上任意一對輸入端與輸出端之間的延時相等，因而有較大的時間可預測性，產品可以給出引腳到引腳的最大延遲時間。
        3. 配置技術
        FPGA的配置信息存放在外部存儲器中，故需外加ROM芯片，其保密性較差，可實現動態重構。
        CPLD通常采用EPROM、E2PROM、逆熔絲等，常不需外部ROM，CPLD不能實現動態重構。
        4. 規模
        CPLD邏輯電路在中小規模范圍內，價格較便宜，器件有很寬的可選范圍。CPLD的主要缺點是功耗比較大，15000門以上的CPLD功耗要高于FPGA、門陣列和分立器件。
        FPGA覆蓋了大中規模范圍，比CPLD更適合于實現多級的邏輯功能。在實現小型化、集成化和高可靠性的同時，上市速度快，市場風險小。對于快速周轉的樣機，這些特性使得對于大規模的ASIC電路設計，FPGA成為用戶的首選。
        5. FPGA和CPLD封裝形式的選擇
        FPGA和CPLD器件的封裝形式很多，其中主要有PLCC、PQFP、TQFP、RQFP、VQFP、MQFP、PGA、BGA以及μBGA等。
        常用的PLCC封裝的引腳數有28、44、52、68至84等幾種規格。由于可以買到現成的PLCC插座，插拔方便，一般開發中，比較容易使用，適用于小規模的開發。缺點是I/O口有限以及易被人非法解密。
        PQFP、RQFP和VQFP屬貼片封裝形式，無需插座。適合于一般規模的產品開發或生產。
        BGA封裝的引腳屬于球狀引腳，是較為先進的封裝形式，大規模PLD器件已普遍采用BGA封裝，BGA封裝的引腳結構具有更強的抗干擾和機械抗振性能。