美女网站一区二区_在线观看日韩毛片_成人在线视频首页_欧美精品一区二区三区久久久_国产精品亚洲一区二区三区在线_日本免费新一区视频_日本美女一区二区三区_精品亚洲成a人_久久不见久久见免费视频1_91首页免费视频_欧美一区二区在线看_91精品91久久久中77777_天堂蜜桃一区二区三区_av在线一区二区_欧美不卡一区二区_欧美影视一区二区三区

　　數據傳輸和實時處理子系統(以下簡稱傳輸系統)是海上地震探測系統的重要組成部分。其傳輸速率與穩定性直接影響海上地震信息的采集質量，高性能的傳輸系統可以保證數據傳輸的高速度和高準確度。

　　海上地震探測傳輸系統在國外已有成熟的產品，但其成本較高，并且多采用設置時間戳的方法傳輸不同傳輸板的數據[1]，要求電纜外部采用大量緩存，以識別時間戳以使數據有序上傳。為滿足海上地震信息采集的需要，傳輸系統應具有傳輸速率高(大于100 Mb/s)、傳輸距離長(傳輸板間距可達100 m)的特點。國內傳輸系統大多采用光纖作為傳輸介質[2]，其優點是傳輸速率高，無中繼傳輸距離遠，無電磁干擾，但是其光電轉換接口部分成本較高且不易維護，安裝不便。針對以上問題，設計了一種海上地震探測傳輸系統。此系統采用流水線逐級上傳數據的方法解決了電纜外部需要大量緩存的問題[1]，大大減少了成本和空間。采用基于LVDS和雙絞線技術的傳輸方式，實現了100 m長度下160 Mb/s數據的穩定傳輸。此系統在滿足高速率傳輸的同時，具有成本低，使用方便，安裝容易，體積小等優點，使電纜傳輸成功應用于地震采集數據傳輸系統。

1 系統結構

　　海上地震探測傳輸系統的結構框圖如圖1所示。該系統由多個數據采集和傳輸單元組成，每個數據采集和傳輸單元被放置在海上的水下工作區。傳感器采用壓電傳感器或光纖傳感器，用于采集水下的地震信號；采集板主要由前置放大、模數轉換電路和FPGA(Field Programmable Gate Array)組成，用于將地震信號放大濾波后轉換成數字信號傳送到傳輸板；傳輸板主要由LVDS收發電路、預加重均衡電路和FPGA組成，用于接收本地采集板上傳的數據、打包成幀，并完成數據在級聯傳輸板間的有序上傳；上位機通過PCI采集板采集傳輸板上傳的數據并存儲，同時發送對各傳輸板和采集板的控制命令，控制地震信號的有序采集。

2 系統傳輸板硬件電路設計

　　2.1 傳輸板設計參數要求

　　該系統采集板的部分設計參數要求如下：傳輸板板間間距100 m，每條拖纜需要級聯30個傳輸板，水下連接采集板的拖纜長3 km；每個傳輸板下設一個采集板，每個采集板下設16個傳感器,傳感器每次采樣24 bit，采樣率4 kHz。

　　2.2 傳輸板的硬件設計

　　傳輸板硬件框圖如圖2所示。由于系統中各傳輸板的間距為100 m，而且數據傳輸率要求保證為160 Mb/s，故采用LVDS串化芯片MAX9205與預加重芯片CLC006組成數據發送端，采用LVDS解串芯片MAX9206與均衡芯片CLC014組成數據接收端。數據接收端與發送端共同完成高速長距離數據傳輸。由于下傳命令速率較低，采用RS485傳輸，芯片選用MAX3490。雙絞線具有尺寸小、柔軟性好、抗干擾能力強、價格便宜等特點，系統采用內含4對的六類雙絞線傳輸數據信號、命令信號及同步信號。FPGA作為傳輸板的核心，主要完成三方面的工作：(1)命令解析及下傳，通過RS485方式接收上位機命令，對其進行解析后下傳送采集板，同時發送至后續傳輸板；(2)數據接收及處理，接收本地采集板數據并打包成幀；(3)完成數據流水線。

　　2.3 LVDS電路實現

　　LVDS是一種小振幅差分信號技術，使用幅度非常低的信號(約350 mV)通過一對差分線或平衡電纜傳輸數據[3]。LVDS功耗小，速率快，可直接相連[4]，但直連的傳輸距離短，通常只有幾米，故本系統采用了預加重和均衡電路來擴展傳輸距離。

　　如圖3所示，信號先通過MAX9205并串轉換后輸出，然后經隔直和電壓匹配后傳送給由CLC006組成的信號驅動電路，信號峰峰值被提升后經阻抗匹配并輸出，其中通過改變R5的大小可調整CLC006輸出信號的峰峰值。信號被提升前與提升后的波形如圖3所示。

　　信號經100 m雙絞線傳輸后峰峰值降低且上升沿變緩，如圖4中C點波形所示。

　　接收端經電阻網絡進行阻抗匹配，電阻阻值采用如下公式進行計算：

　　其中Z0為雙絞線特征阻抗，VPP為信號峰峰值。接收到的信號經由CLC014芯片組成的均衡電路進行信號均衡后輸入到MAX9206中，圖4中給出了C、D兩點的測量波形圖。

3 FPGA中數據的傳輸過程

　　3.1 傳輸板的命令解析及下傳過程

　　命令通道采用自定義串口協議，將命令幀格式設計為兩個9位的字節，其中一個字節傳送命令，另一個字節傳送參數。每個字節中的第9位用于作為命令和數據的標識位。

　　命令下傳時有兩種模式，一種為總線模式，一種為級聯模式，使用總線模式比級聯模式的優勢在于不用使信號經FPGA解析，信號延遲小，缺點為傳輸距離有限，所以采用命令經過傳輸板后重新驅動的方式發送命令，同時接收進本地FPGA解析。

　　總線模式中命令都采用廣播方式接收，動態設置傳輸板包號成為一個關鍵問題，設置包號即為把傳輸板以距離船體遠近的方式設置序號。由于所有傳輸板同等接收命令，所以不能像級聯模式那樣通過命令經各傳輸板解析下傳的方式區別各傳輸板以達到動態設置包號的目的。為解決此問題，系統采用的方法為：先下傳點名命令，各傳輸板接收到此命令后通過級聯的數據通道發送一點名幀，點名幀中包含包號信息，初始包號信息為“0”，當傳輸板接收到點名幀后，把點名幀中的包號信息加一后繼續下傳，依次類推，每個傳輸板最后發送的點名幀中的包號就是自身的包號。

　　3.2 傳輸板的數據處理及上傳過程

　　為了保證傳輸速率，采集板的數據分兩路傳送到傳輸板，傳輸板采用“乒乓結構”的方式把兩路數據合成一路，并添加狀態信息與CRC(Cyclical Redundancy Check)16校驗位，最后通過8B/10B的編碼后將數據存入本地FIFO中。由于MAX9205與MAX9206數據線都是10 bit，用8B/10B編碼在完成直流均衡功能的同時方便了程序的編寫。

　　當各傳輸板接收到上位機發送的“采集數據”指令后，一方面各傳輸板將命令下傳到與之對應的采集板，使采集板采集并上傳一組數據；另一方面傳輸板將上傳一幀本地FIFO中的數據到下一級傳輸板中，同時把接收到的上一傳輸板數據存入一個異步FIFO中，待上傳本地數據完畢后再依次上傳接收并存入異步FIFO中的數據，依此類推，直至把最后一個傳輸板上的數據也上傳至其下一個傳輸板。

　　圖5為使用Quartus II 9.0中的Signal Tap II工具查看到的從尾包數第三塊傳輸板內部信號的實際測量信號圖。其中a3為解析后同步采集命令使能，dataout為數據發送端，next為接收后續板數據端。圖5中最下面四個信號為發送狀態機信號，其中SELF為發送本地FIFO數據，SYN為發送數據間隙時的同步序列，NEXT為發送后續數據，配合bendififo與rxfifo的讀寫信號完成數據的有序上傳，其中一幀數據為76 B。

　　3.3 LVDS傳輸失鎖問題的軟件設計

　　MAX9206在接收數據時會從數據中提取時鐘，如果提取不到時鐘，則稱為失鎖。失鎖后MAX9206不再輸出有效數據，直到再次鎖定時鐘數，數據輸出再次有效。由于傳輸線路存在各種噪聲，長時間運行時要求系統盡量不出現失鎖情況，在出現失鎖時要求能盡快再次鎖定時鐘。

　　首先LVDS接口電路在系統上電后由FPGA將MAX9205的SYN腳(用于使接收端MAX9206更快地鎖定接收端MAX9205的時鐘)置為高電平2 ms,用于使MAX9205和MAX9206鎖定自身的時鐘，然后接收端MAX9206鎖定接收數據時鐘。MAX9205的SYN引腳置為高電平時忽略輸入數據,串行輸出一組同步數據，數據格式為“000000111111”，目的是使MAX9206更快地從接收數據中鎖定時鐘，2 ms后若不從MAX9205輸出數據則會導致MAX9206失去接收時鐘。所以在SYN引腳置為低電平時，MAX9205輸出”0000011111”(同步序列)，然后再加上MAX9205并轉串時的起始位和終止位而組成“000000111111”，而使同步不易失鎖。

　　為提高系統的穩定性，使失鎖后能迅速再次鎖定時鐘,系統采用在發送數據的空閑時間里發送同步序列的方法，在發送同步序列時至多42個周期時鐘便會鎖定。所以在發送一幀數據后發送42個周期的同步序列。這種方法雖然引入冗余，使有效數據率下降，但在數據傳輸率高達160 Mb/s的情況下，這種方法也完全可以滿足系統要求，且空閑時發送同步序列的方法使系統更不易發生失鎖，提高了系統的穩定性。

　　4 實驗結果

　　實驗結果如表1所示。其中情況1中為實驗室正常條件下，未加干擾；情況2中在傳輸雙絞線旁放置輸2 MHz干擾源,情況3中在傳輸雙絞線旁放置輸5 MHz干擾源。

　　由于在海水中高頻信號衰減較大，不易出現高頻干擾，由實驗結果可知系統較適于海上傳輸。

　　該系統采用了流水線逐級上傳的方法解決了電纜外部需要大量緩存的問題。首次把基于LVDS和預加重及均衡的傳輸方式引入海上拖纜傳輸系統，實現了長距離高速率傳輸。經初步聯調，現該系統工作正常，達到了項目對系統高速度和穩定性的要求。

參考文獻

　　[1] 曾翔，宋克柱，唐世悅.基于光纖的多級數據采集傳輸系統設計[J].光纖與電纜及其應用技術，2005(6):29-31.

　　[2] 曾翔．地震拖纜多級數據傳輸系統[D].安徽:中國科學技術大學，2006.

　　[3] 彭勇，黃秋元.LVDS的接口電路設計[J].武漢理工大學學報.信息與管理工程版，2005(10):189-192.

　　[4] Stephen Kempaimen.Low Voltage Differential Signaling [J]. Insight，2005(2):15-20.