芯片設(shè)計(jì)工程師的技能是通過(guò)多年的經(jīng)驗(yàn)學(xué)習(xí)的。在您開(kāi)始作為芯片設(shè)計(jì)工程師工作之前,很難給出一個(gè)需要的全面的單一列表,也不可能學(xué)習(xí)所有內(nèi)容。話(huà)雖如此,以下是您開(kāi)始芯片設(shè)計(jì)師職業(yè)生涯時(shí)必須知道的一些事情。
1.數(shù)字邏輯設(shè)計(jì)基礎(chǔ)。
這些必須讓您思考作為芯片設(shè)計(jì)師,能夠根據(jù)邏輯塊、互連和綜合到正確的結(jié)構(gòu)等方面對(duì)設(shè)計(jì)進(jìn)行微架構(gòu)。
2.模擬電路設(shè)計(jì)基礎(chǔ)
PLL、CDR(時(shí)鐘和數(shù)據(jù)恢復(fù)電路)、ADC/DAC、高速信號(hào)和信號(hào)完整性概念(串?dāng)_、抖動(dòng)、振鈴等)
如果您正在從事純數(shù)字設(shè)計(jì),這些可能不是那么重要,但當(dāng)前的設(shè)計(jì)總是有幾個(gè)復(fù)雜的時(shí)鐘方案和高速接口,這使得理解這些很重要。
3.設(shè)計(jì)方法和流程
對(duì)設(shè)計(jì)流程和方法有很好的理解——RTL設(shè)計(jì)、物理設(shè)計(jì)、STA(靜態(tài)時(shí)序分析)等。
4.使用至少一種 HDL 語(yǔ)言
大多數(shù)芯片設(shè)計(jì)都使用像 SystemVerilog 或 VHDL 這樣的 HDL,并且對(duì)語(yǔ)言有充分的了解可以幫助您將設(shè)計(jì)轉(zhuǎn)換為高效的 HDL 模型。根據(jù)您是使用 HDL 進(jìn)行 RTL 開(kāi)發(fā)還是設(shè)計(jì)驗(yàn)證,技能也會(huì)有所不同。
5.功耗、性能、面積估計(jì)和權(quán)衡
當(dāng)前大多數(shù)芯片設(shè)計(jì)的目標(biāo)是在最佳面積內(nèi)以最低功耗滿(mǎn)足最高性能——由市場(chǎng)需求和成本決定。芯片設(shè)計(jì)師需要權(quán)衡幾種設(shè)計(jì)特性/技術(shù)來(lái)滿(mǎn)足這一點(diǎn)。
6.其他一些推薦的技能 (雖然可能不是所有人都必須知道的)
a.腳本語(yǔ)言 ——每一項(xiàng)工作都關(guān)注效率,了解至少一種腳本語(yǔ)言(如 python/perl)會(huì)有所幫助。在 RTL 設(shè)計(jì)中,這些對(duì)于生成重復(fù)代碼、針對(duì)不同需求對(duì)設(shè)計(jì)進(jìn)行參數(shù)化等很有用。在設(shè)計(jì)驗(yàn)證中,這些在模擬設(shè)置、測(cè)試、回歸和調(diào)試等方面更有用。
b.晶體管工藝技術(shù)—— 了解芯片設(shè)計(jì)中使用的各種工藝技術(shù)的細(xì)節(jié)有時(shí)會(huì)是一個(gè)額外的優(yōu)勢(shì)。
c.隨著設(shè)計(jì)趨向于更多的 SOC(片上系統(tǒng)),如今大多數(shù)設(shè)計(jì)都將嵌入至少一個(gè)或多個(gè)處理器內(nèi)核。 了解微處理器和編程的基礎(chǔ)知識(shí),硬件-軟件接口將有助于芯片設(shè)計(jì)的高效硬件/軟件架構(gòu)。
d.領(lǐng)域知識(shí)—— 基于所設(shè)計(jì)芯片的應(yīng)用和市場(chǎng),對(duì)特定應(yīng)用/市場(chǎng)有充分的了解將非常有用??吹胶芏嘈酒O(shè)計(jì)的一些領(lǐng)域包括——網(wǎng)絡(luò)(以太網(wǎng)、存儲(chǔ)等)、無(wú)線(xiàn)、物聯(lián)網(wǎng)(物聯(lián)網(wǎng))、使用 AMBA 協(xié)議互連的基于 ARM 的 SOC 等。