數(shù)字錄像監(jiān)督體系如今具有更多的才能，對傳統(tǒng)模仿監(jiān)控體系發(fā)生直接性的代替效應。除了供給領(lǐng)先的緊縮技能，如MPEG-4和H.264，數(shù)字錄像監(jiān)督體系如今裝備了如圖畫安穩(wěn)，全景錄像和視頻運動檢測等算法。本文將評論這些新技能的長處，和它們在用數(shù)字信號處置器(DSP)和FPGA協(xié)處置器平臺上的優(yōu)化完結(jié)，論述現(xiàn)代監(jiān)督體系的需求。
商用錄像監(jiān)督體系的通常需求，是撐持1～8個監(jiān)督器，領(lǐng)先的視頻緊縮如MPEG-4，Windows Media 9 H.264，低推遲編碼(1～3幅)和不一樣幅速率下的同步檢查和記載。編碼分辨率從CIF(大概是VCR分辨率)到D1(大概是DVD分辨率)。視訊速率從每秒2幅(家用安全)到賭場和其它高檔體系中高達每秒30幅。
增強錄像監(jiān)督的質(zhì)量
在固定頻寬情況下，可以選用不一樣的方法如Codec以界說方針區(qū)域、圖畫安穩(wěn)和全景拍攝來改善視訊質(zhì)量。最常用的視訊緊縮技能是MPEG-4。可是，描繪者正在檢測H.264的根本功用，經(jīng)比擬它可以將視訊質(zhì)量進步33%(圖1)，大大地晉升錄像監(jiān)督體系的檢測才能。
因而，視訊質(zhì)量和檢測才能可以透過界說高度安全警戒的區(qū)域來增強。在非核心區(qū)域如天空、天花板和風中搖晃的樹冠等，體系可以添加視訊緊縮等級，然后削減那些區(qū)域的頻寬和處置負荷，由于這些當?shù)爻尸F(xiàn)安全漏洞的危險性是很低的。反之，體系更關(guān)需加強安全的區(qū)域，包羅外門、窗戶、高安全區(qū)域的內(nèi)部已有挪動印象的區(qū)域，則透過界說愛好區(qū)域，愈加重視這些當?shù)兀韵鳒p虛警數(shù)量、添加檢測到真實安全漏洞的機率。
監(jiān)督器的挪動和顫動也會下降錄像監(jiān)督的質(zhì)量，挪動監(jiān)督器以保證掩蓋整個監(jiān)督區(qū)域，而顫動可以是環(huán)境要素如風或過往車輛形成。這兩種要素會下降緊縮質(zhì)量，可以會形成丟幅、下降錄像監(jiān)督體系的質(zhì)量。在最蹩腳的情況下，這些要素會形成體系處置超負荷。當前可透過算法來處置監(jiān)督器的物理顫動，以強化數(shù)字錄像監(jiān)督體系安穩(wěn)技能，將圖畫的某些局部和曾經(jīng)的圖畫比對，運用圖片不一樣的向量偏移，尋覓圖畫間關(guān)聯(lián)性最大的點。然后把偏移向量使用在整個圖畫上，邊際上進行一些取舍，可是大局部的圖畫仍然是安穩(wěn)的。
FPGA可以作為查找和關(guān)聯(lián)的評價。30fps D1分辨率單信道的通常需求是大約3,000～5,000個FPGA邏輯單元—等效于大容量器材如Altera Stratix II FPGA大約4～7%的邏輯面積。供給全景圖也是聯(lián)系了旋轉(zhuǎn)監(jiān)督器的錄像監(jiān)督體系的重要功用，能使得掩蓋特定場所所需的監(jiān)督器數(shù)目最少，讓安全局部監(jiān)督體系很快地檢查更大的區(qū)域，或重視曾經(jīng)檢查到潛在安全問題的特定區(qū)域。當全景算法聯(lián)系挑選監(jiān)督器(PTZF)，體系可以盯梢視訊圖畫的挪動，不是將圖畫移回中間，而是圖畫放大為更大分辨率的圖片。新的圖畫「縫在」舊圖畫上，掩蓋局部被更新。將FPGA機制用于全景拍攝，具有添加最小核算量的縫合功用。
視訊挪動檢測在室內(nèi)和室外，無論白天黑夜都很有用，可以大大地增強錄像監(jiān)督體系的才能。這個特性運用盯梢算法，接納來自監(jiān)督監(jiān)督器的噪聲檢測，提取出由圖畫噪聲、如風、樹枝等環(huán)境要素形成監(jiān)督器挪動，或環(huán)境要素形成的過錯圖畫。它簡化了盯梢入侵者的算法，可以和傳統(tǒng)的挪動檢測相聯(lián)系，讓過錯辨認降至最低。挪動檢測算法從用幾百個邏輯單元中，運用簡略的邊際檢測濾波器，可以戰(zhàn)勝雨、風攪擾及人、小動物和車輛等的差異。領(lǐng)先的算法通常選用挪動追尋，和 MPEG緊縮中的運轉(zhuǎn)估量模塊相似。追尋圖畫不一樣局部的挪動，答應體系疏忽雨、塵埃和燈火的改變，此挪動檢測算法需求只需求1,000～3,000 FPGA邏輯單元。
視訊存盤
錄像監(jiān)督體系中的視訊存盤是有必要的功用，讓安全局部保管可以的侵入和保護用于辨認入侵者的視訊。有在創(chuàng)立圖畫的本地端完結(jié)，或許在更安全的長途地址完結(jié)。 IP監(jiān)督器或視訊服務器把一切的緊縮視訊發(fā)送給后臺局部，在那里中心記載單元搜集一切的視訊流并進行歸檔。這種裝備不需求貴重的終端單元，簡單進行視訊辦理，可是需求十分牢靠的具有頻寬的網(wǎng)絡，一次撐持一切監(jiān)督器的傳送。另一種裝備運用本地硬盤記載，讓后臺局部一次只能檢查一臺監(jiān)督器，或拜訪任何單元的恣意存盤視訊。
DSP和FPGA強化信號處置才能
DSP處置器和FPGA協(xié)處置器的組合，具有數(shù)字錄像監(jiān)督體系所需的十分高的功用和高度靈敏的信號處置才能。DSP處置器優(yōu)勢包羅高頻率速率(高度 1GHz)，依據(jù)C/C++的開發(fā)，內(nèi)建的內(nèi)存辦理和內(nèi)建的I/O界面。一起，DSP處置器具有指令/時鐘和乘法器，以及固定的字長和I/O接口。別的，大局部DSP答應十分有限的處置器間通訊，選用低速總線如PCI和其它DSP相連。
另一方面，FPGA包羅很多的指令/周期，比DSP多一至兩個數(shù)量級的乘法器。例如，Stratix II FPGA每個器材有多達384個18×18乘法器/累加器，每個可以運轉(zhuǎn)在370MHz，及將近180K個規(guī)范邏輯單元。FPGA撐持領(lǐng)先的內(nèi)存件如 DDR、DDR II、RLDRAM和QDR。別的還可以透過高速LVDS和數(shù)千兆SERDES總線和其它FPGA或其它器材相連，如DSP。它們的驅(qū)動包羅更長的開發(fā)工夫，更大的器材功率(固然不是依據(jù)核算量)和1/3 DSP峰值處置速率的時鐘速率。
這兩類組件明顯極能互補，固然DSP可以疾速地開發(fā)新的和雜亂的算法，可是它們一次只能完結(jié)兩至四個核算。另一方面，FPGA可以一次對整個向量乃至矩陣進行算術(shù)操作。并且，FPGA在銜接多個處置點上十分拔尖，在DSP間分配數(shù)據(jù)，把搜集并把分支核算組合成單個輸出流。
尤其在錄像監(jiān)督使用中，FPGA可以用來預處置視訊、完結(jié)視訊安穩(wěn)、濾波和挪動檢測。然后將安穩(wěn)的視訊及挪動檢測信息送給DSP進行視訊緊縮和協(xié)議棧處置。
FPGA強化監(jiān)督體系彈性
錄像監(jiān)督僅僅一些視訊印象體系的一種，需求十分高的信號處置和貯存頻寬以及多處置單元間通訊的才能，以完結(jié)所需分辨率和實時視訊觀看需求。其它使用包羅醫(yī)療印象、光學檢測、視訊播送、科學核算和軍事使用。描繪這些體系的工程師，將不斷地運用DSP處置器和高功用FPGA的組合來完結(jié)所需的印象質(zhì)量。
<br/
