發布日期：2022-10-09 點擊率：127
引言
ENC28J60是Microchip Technology（美國微芯科技公司）近期推出的28引腳獨立以太網控制器。
在此之前，嵌入式系統開發可選的獨立以太網控制器都是為個人計算機系統設計的，如RTL8019、AX88796L、DM9008、 CS8900A、LAN91C111等。這些器件不僅結構復雜，體積龐大，且比較昂貴。目前市場上大部分以太網控制器的封裝均超過80引腳，而符合 IEEE 802.3協議的ENC28J60只有28引腳，既能提供相應的功能，又可以大大簡化相關設計，減小空間。
圖1 ENC28J60的硬件連接
1 結構和功能
采用業界標準串行外設接口(SPI)的以太網控制器ENC28J60具有以下主要特征：
◆ 符合IEEE 802.3協議。內置10 Mbps以太網物理層器件（PHY）及媒體訪問控制器（MAC），可按業界標準的以太網協議可靠地收發信息包數據。
◆ 具有可編程過濾功能。特殊的過濾器，包括Microchip的可編程模式匹配過濾器，可自動評價、接收或拒收Magic Packet，單播（Unicast）、多播（Multicast）或廣播（Broadcast）信息包，以減輕主控單片機的處理負荷。
◆ 10 Mbps SPI接口。業界標準的串行通信端口，使得低至18引腳的8位單片機也具有網絡連接功能。
◆ 可編程8 KB雙端口SRAM緩沖器。以高效的方式進行信息包的存儲、檢索和修改，以減輕主控單片機的內存負荷。該緩沖存儲器提供了靈活可靠的數據管理機制。
2 硬件設計
ENC28J60的硬件設計需要注意復位電路時鐘振蕩器，振蕩器啟動定時器，時鐘輸出引腳，變壓器、終端和其他外部器件，輸入/輸出電平等幾個方面。（圖1可供參考）
2.1 復位電路
ENC28J60有上電復位(Power-on Reset)功能，RESET引腳上的低電平使ENC28J60進入復位模式；RESET引腳內部有弱上拉電阻。ENC28J60的硬件連接如圖1所示。
2.2 時鐘振蕩器
ENC28J60需要一個25 MHz的晶振，接在OSC1和OSC2腳上；也可由外部時鐘信號來驅動。此時3.3 V的外部時鐘接在OSC1腳上，OSC2斷開或者通過一個電阻接地來降低系統噪聲。
2.3 振蕩器啟動定時器
ENC28J60內部有一個振蕩器啟動時鐘OST(Oscillator Startup Timer)，上電7 500個時鐘周期(300 μs)，OST期滿后內部的PHY方能正常工作。這時不能發送或者接收報文。上位機可通過檢測ENC28J60內部ESTAT寄存器中的CLKRDY位的狀態來決定是否可設置發送或接收報文。
需要注意的是，當ENC28J60上電復位或者從PowerDown模式下喚醒時，必須檢測ESTAT寄存器中的CLKRDY是否置位。只有CLKRDY置位后才能發送、接收報文，訪問相關寄存器。
2.4 時鐘輸出引腳
CLKOUT引腳可為系統中的其他設備提供時鐘源。上電后CLKOUT引腳保持低電平，復位結束后OST計數。OST期滿后，CLKOUT輸出頻率為6.25 MHz的時鐘。
時鐘輸出功能通過ECOCON寄存器禁止、調整和使能。時鐘輸出可設置為1、2、3、4、8分頻，上電后默認為4分頻。ECOCON寄存器配置改變以后，CLKOUT引腳有80～320 ns的延遲(保持低電平)，然后按照設定輸出固定頻率的時鐘信號。
軟件或者RESET引腳上的復位信號不會影響ECOCON寄存器的狀態。PowerDown模式也不會影響時鐘的輸出。當禁止時鐘輸出時，CLKOUT引腳保持低電平。
2.5 變壓器、終端和其他外部器件
為了實現以太網接口ENC28J60，需要幾個標準的外部器件： 脈沖變壓器、偏置電阻、儲能電容和去耦電容。
差分輸入引腳(TPIN+/TPIN-)，需要一個1∶1變比的脈沖變壓器來實現10baseT。差分輸出引腳(TPOUT+/TPOUT -)，需要一個變比為1∶1、帶中心抽頭的脈沖變壓器。變壓器需要有2 kV或更高的隔離能力，防靜電。對變壓器的詳細要求請參考芯片手冊第16章“電氣特性”。每個部分都需要通過2個50 Ω、精度為1%的電阻和1個0.01 μF的電容串聯后接地。
筆者采用的是中山漢仁公司的集成以太網隔離變壓器RJ45插座HR901170A。
所有的供電引腳(VDD、VDDOSC、VDDPLL、VDDRX、VDDTX)必須接在外部的同一個3.3 V電源上；同理，所有的地(VSS、VSSOSC、VSSPLL、VSSTX)必須接在同一個外部地上。每個供電引腳和地之間應當接1個0.1 μF的陶瓷電容去耦（電容要盡可能接近供電引腳）。
驅動雙絞線接口需要較大的電流，所以電源線應盡可能寬，與引腳的連接盡可能短，以降低電源線內阻的消耗。
2.6 輸入輸出電平
ENC28J60是一個3.3 V的CMOS器件，但它設計得非常容易統一到5 V系統中去：SPI、CS、 SCK、SI輸入和RESET引腳一樣，都可承受5 V電壓。當SPI和中斷輸入與3.3 V驅動的CMOS輸出不兼容時，可能需要一個單向的電平轉換器。74HCT08 (四與門), 74ACT125(四三態緩沖器)和許多具有TTL電平輸入的5 V CMOS緩沖器芯片都可以提供所需的電平轉換。
2.7 LED配置
LEDA和LEDB引腳在復位時支持極性自動檢測。既可直接驅動LED，又可灌電流驅動。復位時ENC28J60檢測LED的連接，并按照 PHLCON寄存器的默認設置來驅動。運行過程中的LED極性轉換直到下一次系統復位后才能被檢測到。LEDB的連接比較特殊，在復位過程中檢測它的連接，決定如何初始化PHCON1寄存器的PDPXMD位。如果LEDB直接驅動LED，則PHCON1.PDPXMD位被清零，PHY工作在半雙工模式；如果LEDB吸收反向電流點亮LED，則PHCON1.PDPXMD被置位，PHY工作在全雙工模式；如果LEDB沒有連接，則 PHCON1.PDPXMD復位后的值不確定。這時主控制器必須適當設置該位，以使PHY工作在所需的狀態(半雙工或全雙工)。
3 軟件接口
3.1 SPI接口
SPI接口( Serial Peripheral Interface )是一種同步、全雙工串行接口，基于主從配置，是一個4線接口——主出/從入(MOSI)，主入/從出(MISO)，串行時鐘(SCK)，從機選擇(SSEL)。
在同一總線上可以有多個主機或者從機，但同一時刻只能有一個主機和一個從機能夠進行通信。在一次數據傳輸過程中，數據是同步進行發送和接收的：主機向從機發送1字節數據，從機也向主機返1字節數據。數據傳輸原則上是全雙工的；但實際上，大多數情況下只有一個方向上的數據流包含有意義的數據。
SPI格式的主要特性是SCK信號的無效狀態和相位，數據傳輸的時鐘由主機提供。常用的時鐘設置基于時鐘極性(CPOL)和時鐘相位 (CPHA)兩個參數，CPOL定義SPI串行時鐘的活動狀態，而CPHA定義相對于從機輸出數據位的時鐘相位。CPOL和CPHA的設置決定了數據取樣的時鐘沿。
取決于CPOL和CPHA的設置不同，SPI共有4種模式，如表1所列。
表1 SPI的4種模式
3.2 ENC28J60與單片機的連接
ENC28J60與微控制器MCU的連接是通過SPI實現的，支持10 Mbps。對于沒有SPI接口的芯片可通過用I/O口模擬SPI接口的方式實現。ENC28J60僅支持SPI模式0,0。
微控制器可通過SPI接口發送命令，訪問ENC28J60的寄存器或讀寫接收/發送緩沖區，完成相關操作。復位也可通過SPI接口由軟件實現，軟件復位不影響RESET引腳的狀態。
ENC28J60有兩個中斷輸出，分別用于事件中斷觸發和網絡喚醒主機。
CPU采用LPC2138用宏定義實現SPI口讀寫操作。SOSPDR為SPI數據寄存器，該雙向寄存器為 SPI提供發送和接收的數據，發送數據通過寫該寄存器提供，SPI接收的數據可從該寄存器讀出。SOSPSR為SPI狀態寄存器。在對SPI接口進行操作之前需對其初始化。下面給出讀/寫SPI接口的源代碼。
#define READSPI( Val )
{
S0SPDR = 0x00;
while( 0 == (S0SPSR & 0x80));
Val = S0SPDR;
}
#define WRITESPI( Val )
{
if ( 0 == (S0SPSR & 0x40) ) {
S0SPDR = Val;
while( 0 == (S0SPSR & 0x80) );
}
}
亦可用LPC2138的SSP來連接ENC28J60，需將其設置為SPI模式。應當注意到SSP有8幀的收/發 FIFO，如果處理不當將造成讀/寫錯誤。因為緩沖區的存在可能破壞讀/寫ENC28J60的時序。
對于沒有SPI接口的單片機可采用普通I/O口模擬的方法實現SPI主機。此時須注意靜態時時鐘的無效狀態和相位，以及輸出數據位出現的時間；對ENC28J60操作期間片選必須保持有效(低電平)，操作結束后返回低電平。根據ENC28J60的讀/寫波形很容易寫出模擬SPI主機的程序。筆者曾在AT89S51上實現了模擬SPI主機讀/寫MCP2515的操作。
4 結論
筆者在LPC2138+ENC28J60+HR901170A平臺上實現了以太網通信。相對于其他方案，該系統極為精簡。對于沒有開放總線的單片機，雖然有可能采用模擬并行總線的方式連接其他以太網控制器，但不管從效率還是性能上，都不如用SPI接口或采用通用I/O口模擬SPI接口連接 ENC28J60的方案。
可以看出，ENC28J60是極具特色的獨立以太網控制器：SPI接口使得小型單片機也能具有網絡連接功能；集成MAC和PHY無需其他外設；具有可編程過濾功能，可自動評價、接收或拒收多種信息包，減輕了主控單片機的處理負荷；內部繼承可編程的8 KB雙端口SRAM緩沖器，操作靈活方便。不足之處為僅支持10baseT。
下一篇： 斷路器、隔離開關、接
上一篇： 索爾維全系列Solef?PV
