作者：Shaun Milano，Allegro MicroSystems, LLC
下載 PDF 版
摘要
Allegro? MicroSystems, LLC 是開(kāi)發(fā)、制造和銷(xiāo)售高性能霍爾效應(yīng)傳感器集成電路的全球領(lǐng)導(dǎo)者。這一注解可讓您對(duì)霍爾效應(yīng)以及 Allegro 如何在封裝的半導(dǎo)體單片集成電路中設(shè)計(jì)和采用霍爾技術(shù)有一個(gè)基本的了解。
霍爾效應(yīng)原理
霍爾效應(yīng)是以埃德溫·霍爾 (Edwin Hall) 的名字命名的，他在 1879 年發(fā)現(xiàn)：當(dāng)一個(gè)磁場(chǎng)沿垂直于金屬板平面的方向穿過(guò)金屬板時(shí)，載流導(dǎo)電板上會(huì)產(chǎn)生電勢(shì)，如圖 1 的下面板所示。
霍爾效應(yīng)的基本物理原理是洛倫茲力，如圖 1 的上面板所示。當(dāng)電子以速度 v 沿垂直于外加磁場(chǎng) B 的方向移動(dòng)時(shí)，會(huì)受到一個(gè)作用力 F（即洛倫茲力），此作用力與外加磁場(chǎng)和電流方向垂直。
圖 1：霍爾效應(yīng)與洛倫茲力。藍(lán)色箭頭 B 代表垂直穿過(guò)導(dǎo)電板的磁場(chǎng)。
在該力的作用下，電子沿導(dǎo)體做曲線運(yùn)動(dòng)，金屬板上會(huì)聚集凈電荷、從而產(chǎn)生電壓。霍爾電壓 VH 遵循以下公式，該公式表明 VH 與外加場(chǎng)強(qiáng)成正比并且 VH 的極性取決于外加磁場(chǎng)的方向（向北還是向南）。憑借這一屬性，霍爾效應(yīng)被廣泛應(yīng)用于磁性傳感器。
其中：
VH 是導(dǎo)電板上的霍爾電壓，
I 是通過(guò)金屬板的電流，
q 為載流子的電荷量，
ρn 為單位體積中的載流子數(shù)，
t 為金屬板的厚度。
由于霍爾效應(yīng)適用于導(dǎo)電板和半導(dǎo)體板，Allegro 半導(dǎo)體集成電路整合了一個(gè)霍爾元件。通過(guò)在完全集成的單片 IC 中使用霍爾效應(yīng)，可以測(cè)量磁場(chǎng)強(qiáng)度和創(chuàng)造大量的霍爾效應(yīng)集成電路以滿足眾多不同應(yīng)用的需求。
Allegro 霍爾開(kāi)關(guān)由南極產(chǎn)生的正磁場(chǎng)激活。正磁場(chǎng)將開(kāi)啟輸出晶體管并將把輸出連接至 GND（為低電平有效器件）。
激活該器件和開(kāi)啟輸出晶體管所需的磁場(chǎng)強(qiáng)度被稱(chēng)為磁場(chǎng)工作點(diǎn)，縮寫(xiě)為 BOP。當(dāng)磁場(chǎng)被移除時(shí)，輸出晶體管將關(guān)閉。關(guān)斷已開(kāi)啟器件所需的磁場(chǎng)強(qiáng)度被稱(chēng)為磁場(chǎng)釋放點(diǎn)或 BRP。BOP 與 BRP 之差被稱(chēng)為回差，可用于防止因噪聲引起的開(kāi)關(guān)反彈。
Allegro 還制作了磁性鎖存器和線性器件。磁性鎖存器可以通過(guò)南極 (BOP) 開(kāi)啟，通過(guò)北極 (BRP) 關(guān)閉。鎖存器與簡(jiǎn)單開(kāi)關(guān)的區(qū)別是需要使用北極來(lái)禁用鎖存器。由于他們?cè)诖艌?chǎng)被移除時(shí)并未關(guān)閉，當(dāng)前的輸出狀態(tài)將保持不變（被“鎖存”），直至出現(xiàn)一個(gè)外加反向磁場(chǎng)。鎖存器可用于感測(cè)旋轉(zhuǎn)磁鐵以便實(shí)現(xiàn)電動(dòng)機(jī)換相或用于速度感測(cè)。
線性器件具有模擬輸出，可用于線性編碼器中進(jìn)行位置感測(cè)，例如用于汽車(chē)油門(mén)位置感測(cè)。他們具有成比例輸出電壓，在沒(méi)有外加磁場(chǎng)時(shí)，其名義上為 VCC / 2。在存在南極的情況下，輸出將朝 VCC 的方向移動(dòng)；在存在北極的情況下，輸出將朝 GND 的方向移動(dòng)。Allegro 可提供廣泛的霍爾開(kāi)關(guān)、鎖存器和線性器件以滿足各種應(yīng)用需求。請(qǐng)參考 Allegro 產(chǎn)品選擇指南：磁性線性和角度位置傳感器 IC、磁性數(shù)字位置傳感器 IC、基于霍爾效應(yīng)的電流傳感器 IC 以及 磁性速度傳感器 IC。
運(yùn)用霍爾效應(yīng)
Allegro 霍爾效應(yīng)集成電路 (IC) 通過(guò)將霍爾元件與其他電路（例如運(yùn)算放大器和比較器）結(jié)合在一起的方式來(lái)利用霍爾效應(yīng)制作磁性開(kāi)關(guān)和模擬輸出器件。簡(jiǎn)單的霍爾開(kāi)關(guān)，如圖 2 所示的開(kāi)路 NMOS 器件，可以用來(lái)確定是否存在磁鐵和作出數(shù)字輸出響應(yīng)。
圖 2：一個(gè)簡(jiǎn)單的霍爾效應(yīng)開(kāi)關(guān) IC 的方框圖
集成電路是將大量電路元件進(jìn)行高密度集成以使其成為一個(gè)整體元件的電子結(jié)構(gòu)。電路元件包括晶體管和二極管等有源元件以及電阻器、電容器和電感器等無(wú)源元件。這些元件用金屬（通常為鋁）相互連接，構(gòu)成該器件更為復(fù)雜的運(yùn)算放大器和比較器。圖 2 中的霍爾開(kāi)關(guān)只是一個(gè)簡(jiǎn)單的例證，這些元件其實(shí)可以應(yīng)用于所有的 Allegro 器件中，甚至可以用于制作最復(fù)雜的 IC。圖 2 中的霍爾元件位于帶有“X”的方框中。其輸出被放大、送入比較器中，然后形成開(kāi)路 NMOS 數(shù)字輸出。Allegro 還制作了帶有兩個(gè)可以感測(cè)差分磁場(chǎng)的霍爾元件以及三個(gè)可以偵測(cè)移動(dòng)鐵磁目標(biāo)位置的霍爾元件的霍爾 IC。無(wú)論傳感器拓?fù)浣Y(jié)構(gòu)有多么復(fù)雜，這些元件都是在半導(dǎo)體材料的薄基片內(nèi)部和表面制成的。
霍爾 IC 結(jié)構(gòu)
Allegro 器件都是在硅基片上采用如下方法制成的：直接在硅中摻雜進(jìn)不同的材料以形成 n 型（電子）或 p 型（空穴）載體區(qū)域。這些 n 型和 p 型材料分區(qū)形成了構(gòu)成集成電路有源和無(wú)源元件（包括霍爾元件）的幾何結(jié)構(gòu)，并通過(guò)在幾何結(jié)構(gòu)上熔敷金屬的方式連接在了一起。有源和無(wú)源元件也因此建立了電氣連接。由于所需的幾何結(jié)構(gòu)非常小，在微米甚至更小的范圍內(nèi)，電路裝配密度非常高，可以在非常小的硅面積內(nèi)裝配復(fù)雜的電路。
所有有源和無(wú)源元件都被整合在基片內(nèi)或堆積在硅表面，導(dǎo)致與硅密不可分，從而真正地形成了單片集成電路。圖 3 表明了如何將一個(gè)霍爾元件整合在 Allegro IC 中。它只是一個(gè)形成了可以導(dǎo)電的 n 型板的摻雜硅區(qū)域。
圖 3：?jiǎn)蝹€(gè)霍爾元件的橫截面；在四角處都接觸到了 n 型 EPI 電阻器。
如前所述，當(dāng)電流被迫從金屬板的一角流到對(duì)角處時(shí)，在存在垂直磁場(chǎng)的情況下，金屬板另外兩角處會(huì)產(chǎn)生霍爾電壓。在沒(méi)有外加磁場(chǎng)時(shí)，霍爾電壓為零。以此類(lèi)推，更復(fù)雜的幾何結(jié)構(gòu)可以構(gòu)成有源元件，例如 NPN 或 NMOS 晶體管結(jié)構(gòu)。圖 4 顯示了 NPN 和 PMOS 晶體管的橫截面。
圖 4：PMOS（頂部）和 n NPN 型 BJT 晶體管（底部）的橫截面
為確保生產(chǎn)效率，這些電路在仍為大晶圓形式時(shí)就被整合在了基片中。這些電路以行和列的形式重疊，可以鋸切成單獨(dú)的晶片或“芯片”，如圖 5 所示。
圖 5：硅晶圓（在形成了 IC 電路圖形后被鋸切成晶片）
圖 6 中顯示了一個(gè) Allegro 霍爾效應(yīng)傳感器 IC 器件。這是一個(gè)包含圖 2 所示的功能框圖中的所有內(nèi)容的簡(jiǎn)單開(kāi)關(guān)。該 IC 中包含電路的所有部分，包括位于芯片中間紅色方框中的霍爾元件、放大器電路、保護(hù)二極管以及實(shí)現(xiàn)器件功能所需的多個(gè)電阻器與電容器。
圖 6：?jiǎn)我换魻?IC 芯片
霍爾器件封裝
在將硅晶圓（呈現(xiàn)為行和列的形式）鋸切成單獨(dú)的晶片之后，要對(duì)這些晶片進(jìn)行封裝以便進(jìn)行單獨(dú)銷(xiāo)售。封裝形式多種多樣，圖 7 顯示了其中的一種完整封裝形式。可以看到晶片位于封裝箱體內(nèi)、安裝在銅制晶片焊墊上。銅制引線的接點(diǎn)通過(guò)金絲線從晶片表面的金屬焊墊上連接到電氣絕緣的封裝外殼的引線上。然后用塑料對(duì)該封裝進(jìn)行包封和包覆成型處理以保護(hù)晶片免受損壞。
圖 7：典型的完整霍爾器件封裝（展示了安裝好的晶片和引腳的連接方式）。
圖 7 所示的封裝是對(duì)圖 2 的簡(jiǎn)單開(kāi)關(guān)進(jìn)行的封裝，將 VCC、GND 和輸出引線整合進(jìn)一個(gè)微型 3 引腳單列直插式封裝 (SIP) 中。其他封裝如圖 8 所示，包括一個(gè)晶圓級(jí)芯片封裝 (CSP)、一個(gè) SOT23W、一個(gè) MLP、一個(gè) 3 引腳 UA 型封裝 SIP 和一個(gè) 4 引腳 K 型封裝 SIP。
圖 8：典型的完整霍爾器件封裝：(A) 表面安裝 MLP 和 (B) SOT23W，(C) 晶圓級(jí)芯片封裝 (CSP) 和穿孔安裝，(D) K 型 SIP 以及 (E) UA 型 SIP。
AN296065
