發布日期：2022-07-14 點擊率：72
隨著蘋果iPod的繼續大紅大紫,NAND閃存已經成為便攜式和消費電子產品固態存儲產品領域的閃亮新星。
NAND閃存在過去三四年間價格的急劇下降(約每年下降50%),是使之實現如此廣泛推廣和普及的原因,也給它帶來了和磁帶、CD和磁盤等傳統存儲媒介相比的競爭優勢。除了低成本,它的防振動性能也比CD或硬盤好,并具有當今大多數消費電子產品所需的小外形,也能和固態電子系統、MPU或APU和模擬電路中的其它部分保持更好的系統一致性。閃存不需要任何機械部件和讀取傳感器來跟蹤盤上的位置。但它的一個劣勢在于,在如今這個節能意識很強的時代,它的功耗太高了 - 無論是運行功耗還是待機功耗。
盡管有了這些優點,而且成本也很低,NAND閃存仍然需要繼續努力,來說服用戶它的性能比其它存儲產品更好。
由于用于讀寫氧化層存儲電荷的部件會損耗,單層單元(SLC)和多層單元(MLC)成為大部分閃存用戶關心的問題。如果需要無限讀取,NAND閃存顯然派不上用場。如果需要10萬次讀取,可以選擇單層單元方案。但如果需要3000-10000次讀取次數,NAND閃存才是更好的選擇。
用戶和系統設計者關注的其它問題,是NAND閃存無法隨意讀取數據、延遲過長和讀取速度太慢,這些都造成了設計障礙,并增加了系統復雜性。有些產品需要更好的性能,而必須采用NOR閃存、DRAM或HS SRAM或HDD、磁帶或CD。
另外,NAND產品在業界沒有實現互用性,缺少一個廠商特有規范和其它特征標準。這使得控制器的設計變得非常困難,尤其是當用戶想要實現多源,需要一個有關下一代標準、產品和未來產品性能的發展路線圖時。盡管開放式NAND閃存接口聯盟已經實現了真正的進步,但東芝、三星和SanDisk等NAND廠商們,目前還無法確定這條“快速標準化”道路是會給他們帶來最終的勝利還是滅亡。
目前的形勢還不明了,NAND廠商必須一致確定一個標準路線圖,開展更多的工作,來根據可行的NAND規范規劃未來的產品,并設計出功能不僅是NAND控制器那么簡單的閃存控制器。
但是,這些空白也在不斷被填補,比如在今年由Denali Software舉行的MemCon展會上,就有30多家公司展示了以NAND閃存為重點的閃存發展趨勢和閃存產品。尤其是英特爾和三星兩家公司,在改進用于各種產品的NAND閃存的性能上投入了很多技術力量,并在閃存功耗、故障率(HDD和閃存)、防振性能(HDD和閃存)、閃存和HDD初次存取及穩態帶寬等方面通報了不錯的研究結果,還緊跟市場形勢,增強了其NAND產品的成本優勢。在選擇NAND閃存和其它方案時,需要考慮到產品生命周期內的總體擁有成本。
2006年的技術和銷售問題已經解決了,而隨著制程從70納米擴展到50納米,隨著MLC成為主要存儲技術方案(而且四位單元已經開始出現了),以及Saifun和Spansion的NROM技術的日益普及,還有很多新問題必須搞清楚。NAND閃存技術改進帶來的性能和可靠性的改變,不論是好是壞,都必須得到很好的理解,并告知市場上的用戶和潛在用戶。下面的細節可以讓我們了解如何設計一個適合某應用的最佳方案。
閃存設備的廠家不同,其產品的特征也有很多不同,有些也彼此不兼容。
它們的指令序列(例如,讀取緩存)、指令值和地址周期都是不同的。有些產品有多重平面和不同的指令集以及回拷貝指令序列,用于單平面和多平面設備,而且,塊位置信息、ID、位置和輸出管腳變數都不一樣。這些僅僅是不同產品之間眾多問題中的一小部分。
在使用SLC產品時,從NAND中啟動是很簡單的。設備廠商現在仍然支持已經廣為人知的啟動區塊,這表示他們可以擔保所有0區塊中的位數都是良好的。對于MLC產品也是一樣的,但是你永遠不能預測什么時候讀取過程會被中斷,所以在啟動時需要采用某種形式的糾錯碼(ECC)。當然,將來某些廠家也有可能不支持這些區塊。如果真的出現這種情況,就更難支持啟動了,而且需要額外的電路來允許ECC糾錯,還需要一個多級啟動程序。在這里,大部分產品中并不需要的另外一個關鍵因素就是NAND產品的整個空間。
利用多重圖象是一個不錯的方法,因為它可以滿足多個目的,第一就是將好代碼保持在閃存陣列中,第二就是讓ECC檢測變得更加簡單,因為糾錯過程需要更多周期,因此正確的檢測方法可以讓啟動更簡單。如果你有硬件ECC檢測和糾錯,那么在加載第一個圖象時,就可以進行糾錯,而且只在待糾正位數超過可糾正限值時,才需要后備圖象。
在決定糾錯時,需要考慮多個因素,包括你的產品和應用所需的NAND種類、頁面冗余陣列、文件系統的過空和糾錯位數。可糾錯位數必須越高越好。如果采用一個多位糾錯算法,比如BCH或RS (Reed Solomon)編碼,ECC所需時間的變化不會很大。而如果選擇了一個Hamming、BCH或RS編碼,就需要考慮進行檢測和糾錯的延遲和周期數。當使用一個Hamming編碼時,一般都是實時完成的,因此一般不需要額外的緩沖。對于BCH和RS編碼,情況則會由于配置不同而大相徑庭,比如進行糾錯時所需周期數可能會在300到6000個之間。在選擇你的應用所需的正確的緩沖方案時,你還需要考慮帶寬以及在某個特定時間會被傳輸的扇區數。Denali如今在提供一個ECC方案,可以面向你的應用進行配置,讓用戶能自由選擇檢測、糾錯和周期數量。
在選擇適合應用的某個方案時,需要考慮多個閃存控制器方案。一個完全靈活的設計,大多數情況下是一個軟件方案,目的在于將適應閃存廠商變更和要求的能力最大化。在這種應用中可以采用非智能控制器,但是,這種控制器將NAND工作的負荷加到了軟件上。這是能適合很多應用的一個通用方案,但要開發出LLD(低級驅動器),卻需要付出很多工作。LLD一般需要面向每個設備或多個設備優化,而且,處理器需要執行比一個混合式或硬件式方案更多的編碼。
混合式設計則將更多智能添加到了硬件寄存器傳輸級(RTL),目的在于提高性能,減少處理器過空和軟件開發以及驗證。這一方法不需要開發低級驅動器(LLD),而且在很多情況能支持多個供應商的產品,而且指令狀態機設計得也很好。在當今的設計中,SW交互有限的硬件方案并不很常見。但是,面向支持有限的或者單設備支持,這個方法卻能提供最高的帶寬。
這里的軟件包括三個部分:(a)虛擬閃存穩健系統(VFFS) - 作為對接RTOS或操作系統(OS)的接口；(b):閃存翻譯層(FTL) - 軟件堆棧中最重要的部分之一,閃存設備的所有控制在此完成,特殊應用所需的子程序也在該層；(c):LLC - 即面向控制器的硬件抽象層,而且,有時閃存指令處理也在這一層。從圖2可以看出,由系統架構看來,LLD顯然可以更大一些。在選擇一個處理器時,LLD的費用需要考慮在內,就像在FTL中所用的耗損均衡和區塊管理。這個費用會非常大,而且會影響功耗、時鐘率、性能和啟動。
在一個典型的控制器中,LLD通過編程I/O (PIO)來移動數據,即由FW來移動。在這里,數據率會受到時鐘率限制,但是當加進一個數據DMA時,瓶頸就可以消除了。換句話說,要將閃存數據讀進區塊緩存(第一步),就必須采用ECC,然后將頁面數據拷貝到主存儲器(第二步)。數據DMA可以加速第一個步驟,但第二個步驟還是PIO。
因此,在使用一個沒有DMA的架構時,就會直接從處理器速度(時鐘率)受益,所以,時鐘率更高就更好。固件費用是常常有的。從FTL被呼叫到第一個數據字被傳輸(此數據一般被成為“CMD-DRQ”時間)的這個過程里,就是FW接受指令、分析指令并進行映射、閃存控制和ECC糾錯的時間。我們在Denali Software公司的測試已經在去年完成了,通過測試發現,相比于閃存訪問時間和傳輸率,指令執行時間是可以忽視的。
我們的測試結果顯示,現有的PIO控制器設計意味著要一個快速uP時鐘率來實現較好的帶寬。DMA控制器設計則意味著低功耗應用只需要較慢的uP時鐘率。
