發(fā)布日期:2022-07-15 點(diǎn)擊率:40
Cadence Design Systems公司與ARM公司日前宣布,推出基于Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)的ARM-Cadence Reference Methodology。ARM-Cadence Reference Methodology包含對(duì)信號(hào)完整性流程的支持,其融合了CeltIC串?dāng)_分析與修正以及VoltageStorm電源網(wǎng)絡(luò)分析功能等Encounter平臺(tái)的核心技術(shù)。
雙方表示,ARM-Cadence Reference Methodology是一種簡(jiǎn)縮參考流程,它為ARM 伙伴提供可預(yù)測(cè)的RTL-to-GDSII實(shí)現(xiàn),同時(shí)可以實(shí)現(xiàn)可預(yù)測(cè)的性能、功耗和面積結(jié)果。這種方法還為SoC集成提供準(zhǔn)確的抽象模型。新的ARM-Cadence Reference Methodology采用了所有Cadence Encounter平臺(tái)技術(shù),包括最新收購(gòu)的Verplex Conformal邏輯等效檢驗(yàn)器。
“該Reference Methodology對(duì)ARM和Cadence客戶來(lái)說(shuō)代表了方法能力重要的一步發(fā)展,”ARM的EDA關(guān)系主管Noel Hurley指出:“這種聯(lián)合開發(fā)的新參考方法使雙方的客戶能夠靈活使用ARM軟IP,同時(shí)還可以降低潛在的信號(hào)完整性錯(cuò)誤,從而確保可預(yù)測(cè)的性能并加快芯片的整體開發(fā)時(shí)間。”
ARM-Cadence Reference Methodology所支持的Cadence Encounter平臺(tái)技術(shù)包括SoC Encounter RTL-to-GDSII系統(tǒng)(其包括BuildGates Synthesis、Cadence Physically Knowledgeable Synthesis、NanoRoute Ultra Nanometer Router和CeltIC Crosstalk Analyzer)、Fire&Icea QXC, Assura DRC、VoltageStorm Power Grid Verification、以及Verplex Conformal Logic Equivalence Checker。
據(jù)悉,ARM-Cadence Reference Methodology得益于Cadence接近40個(gè)ARM Powered設(shè)計(jì)的Tape-out的經(jīng)驗(yàn)。Cadence是ARM技術(shù)利用項(xiàng)目—ATAP的成員。2003年3月,兩公司宣布達(dá)成了為期5年的協(xié)議,旨在實(shí)現(xiàn)芯片設(shè)計(jì)鏈優(yōu)化。此協(xié)議的基礎(chǔ)是兩公司已經(jīng)在驗(yàn)證、驗(yàn)證加速/仿真以及信號(hào)完整性等方面展開的合作。
ARM表示,將于2003年第四季度供應(yīng)ARM-Cadence Reference Methodology,其最初支持ARM946ES核。未來(lái)ARM-Cadence Reference Methodology將提供對(duì)所有其他ARM軟核的支持。