發布日期：2022-07-15 點擊率：56
Cadence設計系統有限公司與ARM公司最近宣布,兩公司最新升級的ARM-Cadence Encounter參考方法問世,它結合了Encounter RTL Compiler綜合工具,據稱是雙方在第一年設計鏈合作中的另一個里程碑。
雙方表示,在130納米及以下的設計當中,布線決定著電路的性能,產生了需要解決的信號完整性問題,以實現一次投片成功。這項升級的ARM-Cadence參考方法,是基于 Cadence Encounter數字IC平臺的,為ARM的合作伙伴們提供了完整的以布線為中心的RTL-to-GDSII的實現方法。
Encounter平臺結合新一代的以布線為中心的技術,通過RTL Compiler完成綜合,First Encounter完成硅虛擬原型,NanoRoute完成信號完整性布線,CeltIC和VoltageStorm用于信號完整性的Sign-off。這項升級之后的參考方法的發布使客戶獲得了改進的硅片質量,并在布線后進行檢查以保證精確度。
ARM公司全球方法經理John Goodenough表示,ARM-Cadence Encounter參考方法現只應用于一些有限的ARM9系列內核之上。這一版的參考方法由于增加了Encounter RTL Compiler,比起目前使用的Cadence方法學有更加卓越的性能。
據介紹,在Encounter RTL Compiler之后的新一代的技術通過使用一套擁有專利的著眼于全局的算法,為時序收斂提供全局優化,在設計實現的每一個階段,包括一個更好的復雜的以布線為中心的設計起始點,它都產生很好的結果。Encounter RTL Compiler可以被專用集成電路(ASIC)和知識產權(IP)供應商以及IC設計師用于整個硅片設計鏈當中,以幫助提高芯片整體運行速度,并縮短開發時間。
“去年ARM公司與Cadence公司的結成的強大聯盟,使ARM公司的合作伙伴對于解決方案有了開放性的選擇,以及一個開闊的未來。” Cadence設計系統公司產業市場高級副總裁Jan Willis說,“我們公司與ARM公司的通力合作將繼續集中于新一代的技術,開放標準和優化硅片設計鏈,推出納米級設計所需要的關鍵性解決方案。”
