ay: block;">
一、集成電路設(shè)計工程師所遇到的挑戰(zhàn)
深亞微米技術(shù)的發(fā)展,促使芯片設(shè)計與制造由分離IC向SoC轉(zhuǎn)變。混合信號設(shè)計可以減少成本,減小電路尺寸和外形,并提供更好的功能。芯片的驗證占芯片設(shè)計50%到70%的工作量,隨著芯片復(fù)雜度上升,驗證工作無論從復(fù)雜性或工作量上都在呈指數(shù)上升。因此,驗證技術(shù)是混合信號技術(shù)的關(guān)鍵所在。
對于國內(nèi)的集成電路設(shè)計師來說,大多是采用傳統(tǒng)的方法,比如數(shù)字部分用HDL寫好,仿真,綜合,布局布線；模擬部分畫出電路圖,用Spice仿真,Layout。然后將兩部分拼接在一起。而真正的混合信號設(shè)計則需要真正結(jié)合數(shù)字和模擬,作整體上的考慮以及驗證,將面臨這樣的挑戰(zhàn):行為級的數(shù)字與晶體管級的模擬的混合、HDL語言驅(qū)動的數(shù)字與Schematic邏輯圖驅(qū)動的模擬的混合、自上而下的數(shù)字與自下而上的模擬的混合,不再是數(shù)字設(shè)計與模擬設(shè)計的簡單疊加。混合信號設(shè)計提出了新的設(shè)計概念,必須使用全新的設(shè)計流程。
二、Mentor Graphics混合信號設(shè)計解決方案
設(shè)計師在最近才開始注意到混合信號設(shè)計并嚴(yán)肅對待,但EDA公司已經(jīng)先行多年,其中Mentor Graphics是第一個意識到這一點,并投入力量發(fā)展混合信號技術(shù)的EDA供應(yīng)商。Advance MS(ADMS)即為其提供的混合驗證平臺。在了解ADMS之前,我們先來看看與ADMS相關(guān)的Mentor Graphics另外幾個工具。
- 得到驗證的成熟技術(shù)
(1) HDL仿真工具ModelSim
ModelSim是目前最流行的數(shù)字仿真器,其成熟技術(shù)眾所周知,這里不作詳細介紹。
(2) SPICE仿真工具Eldo
模擬電路設(shè)計最重要的部分即在電路仿真部分,基本上都采用SPICE方法。現(xiàn)在流行的各種版本的SPICE,都是由UCB SPICE衍生而來。Eldo則是最近幾年的SPICE新星,由于在準(zhǔn)確度、速度、容量、收斂性等各方面都擁有優(yōu)勢,迅速崛起被各大設(shè)計廠商競相采用。Eldo研發(fā)組位于法國,在歐洲,基本上設(shè)計中使用的SPICE都是Eldo。最近Eldo開始在北美及亞洲地區(qū)推廣。
- ADMS對傳統(tǒng)設(shè)計方法的顛覆ADMS是一個混合信號驗證平臺,內(nèi)建集成了以上兩種工具的技術(shù)。對模擬電路部分,采用Eldo的仿真算法；對數(shù)字部分,采用ModelSim的仿真算法。但是,ADMS并不是這些工具簡單拼起來,它是僅有單一內(nèi)核引擎的一個整體工具。更重要的是,對數(shù)字和模擬電路的接口部分的處理,是數(shù)模混合模擬技術(shù)的關(guān)鍵。ADMS根據(jù)電路的實際需要需要,自動在數(shù)字和模擬電路之間增添了許多ADC或DAC。傳統(tǒng)的數(shù)字設(shè)計流程和模擬設(shè)計流程被打散并重新組合,設(shè)計師可以在任何階段對電路進行驗證,數(shù)字設(shè)計和模擬設(shè)計通過ADMS組成一個整體。
ADMS支持的語言達到了八種,即VHDL, Verilog,SPICE,VHDL-AMS,Verilog-AMS SystemVerilog,SystemC 以及C一共八種語言。輸入ADMS的文件不管其中的內(nèi)容是HDL,是SPICE,還是C語言,ADMS都可以讀入,并自動進行處理,給出仿真結(jié)果。比如,在模擬電路中引入一個HDL描述的IP,或者是工具附帶的單元庫里的一個VHDL-AMS行為級描述的運放單元,各種語言可以不被察覺差異地組合到一起。
三、結(jié)論
ADMS可以說是唯一的真正意義上的混合仿真工具。經(jīng)過多年的發(fā)展,ADMS已成為混合信號仿真的領(lǐng)先者,半導(dǎo)體業(yè)內(nèi)前十名公司中,已有六家在使用ADMS；那么,究竟在什么樣的情況下,需要轉(zhuǎn)到混合信號設(shè)計呢？也許可以簡單的這樣描述:當(dāng)使用HDL仿真器的數(shù)字電路設(shè)計工程師,面臨增長的模擬部分和模擬電路行為,苦于不足的模型以及仿真精度時；當(dāng)使用SPICE或者FastSPICE的模擬電路設(shè)計工程師,面臨增長的數(shù)字復(fù)雜度以及大尺寸,苦于仿真速度過慢時。這個時候,采用混合信號設(shè)計,就可以提升設(shè)計速度和效率,以及設(shè)計水平,降低產(chǎn)品成本。
作者:倪亮
應(yīng)用工程師
Mentor Graphics
