發布日期：2022-07-15 點擊率：51
1. 制造工藝開發(節點可用)
2. 設計和制造基礎架構的創建(節點準備)
3. 45nm設計中技術、方法和工具的采用(節點采納)
在向45nm的轉換過程中,節點可用、節點準備和節點采納的實現已變得極其復雜。影響因素包括設計和設計分析復雜性的提高；多個外包制造認證體系的建立；使45nm工藝的生命周期與前幾代工藝節點保持一致的諸多壓力。
在45nm工藝采納的準備方面,德州儀器(TI)公司的多學科團隊與推動性客戶及外部供應商已預先合作多年,目的是推進公司及其客戶采用45nm工藝設計技術。TI的芯片設計人員幾個月之前就開始使用45nm技術,并發現這一次的節點轉換比上一代65nm工藝所經歷的要困難得多。
要想預先把一些挑戰最小化,需要加強力量開發相關工具和方法,以滿足不同節點的工藝能力/性能和面積方面要求。而且應該盡早與多家EDA供應商接洽,共同推動開發進程,這樣一旦時機到來就能及時推出合適的解決方案,雖然這樣做可能會賺取EDA供應商的很大部分短期收入,而且在某些情況下屬于投機性開發。
在45nm節點的可用、準備和采納方面的技術工作主要面臨以下一些挑戰:
工藝變異
工藝變異主要分為兩大類,即隨機性和系統性變異。兩者都很重要,都需要適當的方法和流程。工具和解決方案會根據從晶體管和電路級到IP模塊創建以及完整芯片裝配等不同的設計級別而變化。數字邏輯設計、存儲器設計和模擬設計對不同的工藝也有不同的要求和方案。
圖1:在向45nm的轉換過程中,節點可用、節點準備和節點采納的實現已變得極其復雜。
目前,常常使用晶體管級的統計Spice模型、仿真和優化來處理隨機性變異。具有統計或變異意識的提取、表征和統計靜態時序分析在門級和芯片級處理隨機性變異。在某些情況下,設計方法可提供低工作量規避或結構性校正策略。目前在這一領域已有好幾種成熟的工具。實現及部署正在使用模型和設計提交方面帶來新的挑戰。
系統性變異可利用新的工具和模型來處理,比如化學機械拋光(CMP)、智能填充(smart fill)、蝕刻曲線、基于形狀的提取、應力、溫度等等。這些工具不僅填補了許多空白,而且減輕了對更多設計邊界或過多不確定性余量的需求。此外還可以采用規避方法。設計人員必需避免與環境無關的門級提取損耗,或者采用的解決方案能夠維持源自提取的產能提升。這些問題向傳統ASIC方法和EDA工具套件的核心提出了挑戰。
DFM工具
DFM工具有助于解決光刻限制、OPC(光學接近校正)和RET(分辨率增強技術)問題。然而,在嚴格的設計規則和DFM/TCAD工具的大規模使用之間如何達到平衡正在成為一個需要多加關注的新生問題。主要風險包括面積過大、功率過大以及計算和分析周期過長 (如果元件沒有進行分析或建模的話,也可能會導致硅片失效) 。
基于規則的檢查工具:基于規則的傳統檢查工具在驗證版圖方面的能力已在好幾個工藝節點上失效。可以采用基于光刻和工藝仿真模型的熱點檢查工具來增強傳統檢查能力。此外,工具的規模也是一個漸受關注的問題。
縮放:保持功率和性能以及縮小面積是一個艱巨的挑戰。一些物理和材料基礎理論表明,許多關鍵參數(如Lgate 和 Tox)的縮小幅度已有所減緩。導線阻抗越來越占主導地位,而金屬堆棧無法進一步反向縮放以保持競爭力。這種情況推動著工藝的增強和設計側的變化,有時甚至會一直返回到系統架構。
功率管理:多年來, TI在手持設備功率管理方面一直走在前沿,利用每一代工藝不斷開發和推出新技術。對技術、工具和方法的大型工具包的需求進一步使設計過程復雜化。這種例子包括時鐘門控、多電壓域/島、多vt、自適應電壓和頻率調節、多種睡眠模式、偏置技術、功率門控等等。在45nm節點,即使非手持設備設計團隊也必須認真考慮功率管理技術以優化動態功率和靜態功率。為了找到可把功耗降至最低并且能節省成本提高系統性能水平的方案,有許多特定設計參數可改變應該運用什么樣的技術以及運用到什么程度這兩者間的平衡,比如活動率、電源電壓、溫度范圍和系統架構等。這意味著架構設計/邏輯設計/物理設計之間需要保持緊密的交互和優化。
復雜性:這些非常復雜的45nm系統級芯片上龐大數量的晶體管對規模和工具周期而言都是極大的挑戰。正確的增量工具、多節點分布式處理、更嚴格的層次化系統設計以及ESL等能力現在已變得至關重要。對400個以上存儲器、4千萬門電路和多個模擬模塊進行手工底層規劃已經不現實,而這一領域的自動化工具又尚未成熟。這種規模趨勢也進一步提高了新型分析工具、新增邊界工具或設計提交閉合環的推出成本。
盡管存在這些挑戰,業界在45nm設計方面仍有不俗的進步。提過多方的共同努力,我們可以通過不斷創新來解決在向45nm及以下工藝節點發展過程中出現的問題。這也是一個明智的工程師應該努力的方向。
作者:Clive Bittlestone
董事兼ASIC背板技術中心經理
Mike Fazeli
全球EDA策略經理
德州儀器公司
