模擬-混合信號設計師現在需要“一次就做對”的設計方法。為何這個早有耳聞的呼聲這次變得這么迫切且真實呢？畢竟我們以前就聽過EDA產業(yè)專家和用戶提出過這些要求。
在過去18個月中,便攜式(和更智能的)手機、GPS系統(tǒng)和多媒體設備呈爆炸式增長,給電子器件供應商帶來了難以置信的發(fā)展?jié)摿Α５S著市場機會的增加,同樣也給他們帶來了更大的壓力,這些壓力表現在要比以前更快的提供高性能、低功率和可靠解決方案,同時設計尺寸卻越來越小。
這種新的模擬-混合信號設計面臨的挑戰(zhàn)包括越來越短的開發(fā)周期,越來越高的價格壓力,更小尺寸的代工工藝(可以大批量生產更低成本的芯片),急劇增大的前端開發(fā)成本,以及對“一次就做對”設計方法的迫切需要。
正因為如此,半導體公司被迫在單芯片上集成更多的技術,導致差錯率出現的可能性比以前更高。為了證明對更小尺寸工藝投資的正確性,人們最關心的是獲得可制造性產品、創(chuàng)建每個晶圓可生產出足夠多合格器件的設計所面臨的多次流片風險。
基于上述原因,半導體公司正面臨著開發(fā)模擬/混合信號“一次就做對”方法的挑戰(zhàn)。模擬設計對溫度、噪聲和工藝等變化特別敏感,其敏感性比數字設計要強得多。必須針對這些變化全面驗證這些模擬設計,然后經過模塊級表征后在SoC環(huán)境中加以分析。
目前,開發(fā)測試平臺、表征設計并將設計發(fā)放到代工廠的工作是由設計團隊負責的。在大多數情況下,設計師各自設計不同的模塊,并決定執(zhí)行哪些分析、測試哪些參數以及何時宣布設計可以被集成。設計團隊共享很少的IP。由于在模擬設計流程中沒有用于檢查各個階段一致性的標準流程,因此幾乎沒有設計IP可以被復用。
模擬設計師決定應該遵循哪些參數,但在流片前的最后幾天內,他們沒有時間重新運行所有的分析。因此,只能由工程師決定應運行哪些測試子集。
從設計師的觀點看,執(zhí)行這些任務的工具幾乎沒有變化。在非常特殊的情況下,新的SPICE仿真器的執(zhí)行速度可能比傳統(tǒng)工具快3倍、5倍甚至10倍。不過一般來說,它們在使用上有一定的針對性,總的仿真時間并沒有顯著的縮短。總之,能讓設計師顯著提高效率的新工具目前還沒有普及。
那么新的模擬設計流程應該是什么樣的呢？
一個統(tǒng)一的模擬/混合信號設計方法該如何幫助當前的模擬設計師呢？首先也是最重要的是,他們需要一個基于圖形用戶接口的模擬/混合信號設計驗證流程。在某些情況下,許多公司親自開發(fā)這些驗證流程,他們通過編譯標準腳本對流片前的設計進行徹底測試。但是,由于他們依據的是現有的測試平臺技術和仿真技術,他們注定要失敗,因為這樣做將導致無法克服的流片進度延遲。
也許最重要的是,這種統(tǒng)一的模擬方法必須利用高級工程師的經驗,才能創(chuàng)建出能被任何設計這些模塊的人使用的有效和高效的測試套件,也就是說,要掌握公司的現有模擬專業(yè)知識,以便在結構化的、且更正式的方法中得到復用。這種新的統(tǒng)一模擬技術必須認識到,在設計模式中各種極端變化情況需要在最高效的仿真器上運行,自動將不同的分析類型應用于適當的引擎,并深刻理解在流片前的最后幾天中、必須在發(fā)放到代工廠前運行的分析子集。實質上,目前是由個別設計師控制著這個一致性步驟。今后我們需要用工具來監(jiān)視和確保這一任務的完成。
模擬設計師可從中受益,因為這種方法能通過產生更多復雜的激勵信號,增加每次仿真的價值,從而以提高仿真器的效率,同時減少對設計任何部分變化進行測試所要求的實際仿真次數。如果新的模擬方法采用圖形用戶界面,模擬設計師就可以分析和瀏覽復雜的設計與行為問題。
當然,這種模擬設計方法必須包含數據管理和管理監(jiān)督/審查功能。特別是這種統(tǒng)一模擬方法應有組織地管理所有數據,能夠產生支持所有設計測試環(huán)境特征和結果的文檔,并允許工程管理者針對他們的設計來獨立地決定正確的仿真器、波形瀏覽器和代工工藝。這種方法應采用強大的調試環(huán)境對測試平臺進行全面的資格認證,并在推出待測設備(DUT)(包括標準實驗室測試設備的接口)之前進行分析。標準實驗室測試設備可以用來分析硅片行為,并將仿真結果關聯到實際探測數據,同時利用這些信息來改進標準的一致性測試套件。項目設計經理需要一種機制,以便通過觀察分析運行狀態(tài)和成功/失敗的結果來觀察所有設計的進程。同樣這些項目設計經理還希望能采用一種設計復用的方法,通過快速修改現有規(guī)范并運行指定的測試集來驗證準備復用的現有設計的適用性。
作者:Nelson Seiden
行銷與業(yè)務發(fā)展部副總裁
Knowlent公司
